オプションのデータ、アドレス、制御入力レジスタ (IREG_PRE レジスタ) を使用すると、パイプライン処理における CLB フリップフロップから配線遅延が削減され、デザインのパフォーマンスが向上します。データ、アドレス、制御信号のカスケード接続に、オプションの入力レジスタ (IREG_CAS レジスタ) を使用できます。UltraRAM ブロックのコンフィギュレーション (入力がカスケード接続されているかどうか) に応じて、データ入力レジスタまたはカスケード入力レジスタを任意の時点で使用できます。入力および出力カスケード レジスタは、いずれも REG_CAS 属性で同時に有効になります。個別にオン/オフを切り替えることはできません。