出力ラッチ/レジスタの同期セット/リセット (SRVAL_[A|B])

Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)

Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語

SRVAL (シングル ポート) または SRVAL_A および SRVAL_B (デュアル ポート) 属性は、RSTRAM/RSTREG 入力をアサートした際の出力ラッチの値を定義します。次の表に示すように、SRVAL (または SRVAL_A と SRVAL_B) 属性の幅は、ポート幅に等しくなっています。これらの属性は 16 進数のビット ベクトルで、デフォルト値は 0 です。オプションの出力レジスタ属性が指定されている場合は、この属性によって出力レジスタの値が設定されます。レジスタを使用しない場合は、ラッチの値が SRVAL に指定されます。次の表に、SRVAL および INIT のビット位置と、ブロック RAM プリミティブおよび SDP マクロの DOUT 出力とのマッピング関係を示します。

表 1. RAMB18E5 および RAMB36E5 の SRVAL のマッピング (ポート A およびポート B)
ポート幅 SRVAL_(A/B) の幅 SRVAL_(A/B) と DOUT のマッピング SRVAL_(A/B) と DOUTP のマッピング
DOUTADOUT/ DOUTBDOUT SRVAL_(A/B) DOUTP(A/B)/ DOUTP SRVAL_(A/B)
9 [8:0] [7:0] [7:0] [0] [8]
18 [17:0] [15:0] [15:0] [1:0] [17:16]
36 (RAMB36E5 のみ) [35:0] [31:0] [31:0] [3:0] [35:32]
表 2. RAMB18E5 および RAMB36E5 の SDP マッピング
ポート幅 SRVAL の幅 SRVAL と DOUT のマッピング SRVAL と DOUTP のマッピング
DOUT SRVAL DOUTP SRVAL
36 ビット幅の RAMB18E5 [35:0] [31:0] [33:18]/[15:0] [3:0] [35:34]/[17:16]
72 ビット幅の RAMB36E5 [71:0] [63:0] [67:36]/[31:0] [7:0] [71:68]/[35:32]