次の表に、この文書の改訂履歴を示します。
| セクション | 改訂内容 |
|---|---|
| 2020 年 11 月 24 日 バージョン 1.1 | |
| ブロック RAM の説明 | 1 つのクロック領域に含まれるブロック RAM 数を追記し、ブロック RAM 数の例外に関する注記を追加。 |
| UltraRAM の概要 | UltraRAM 数の例外に関する注記を追加。 |
| パワー ゲーティング イネーブル入力 – SLEEP | 読み出し直後に SLEEP 動作が続く場合の RDACCESS 動作の説明を修正。 |
| アドレス バス – ADDR_A、ADDR_B | UltraRAM アドレス ビットの説明を更新し、表 1 を追加。 |
| 表 1 | BWE_MODE の説明を更新。 |
| バイト ライト イネーブル モード – BWE_MODE_[A|B] | 明確にするために加筆修正。 |
| 表 1 | UltraRAM のポート アクセス列の読み出し/書き込みポートの説明順を入れ替え。 |
| デコード専用 ECC でのシングル ビット エラーの挿入 | 検出されるシングル ビット エラー タイプの説明を更新。 |
| デコード専用 ECC でのダブル ビット エラーの挿入 | 検出されるダブル ビット エラー タイプの説明を更新。 |
| 2020 年 7 月 16 日 バージョン 1.0 | |
| 初版 | N/A |