重要: クロックの最小パルス幅と、UltraRAM のアドレス ピン、イネーブル ピン、およびスリープ ピンのセットアップ/ホールド タイムに違反が生じないようにします。クロックの最小パルス幅またはこれらのセットアップ/ホールド タイムに違反すると、ライト イネーブルが Low であっても、UltraRAM のデータ内容が破損することがあります。この問題は、たとえば外部クロック ソースの取り外しでクロックが不安定なときや、システム全体のリセットのようにブロック RAM 制御ピンを駆動するフリップフロップが非同期でリセットされたときに最もよく見られます。この問題を防ぐには、安定したクロックを確保し、アサートとディアサートの両方に同期リセットのみを使用して設計します。クロックが安定しない場合は、クロック バッファーまたは UltraRAM 制御ピンを駆動するロジックを無効にするか、UltraRAM の EN 入力をディアサートします。