重要: クロックの最小パルス幅と、ブロック RAM のアドレス ピン、ブロック イネーブル ピン、およびライト イネーブル ピンのセットアップ/ホールド タイムに違反が生じないようにします。クロックの最小パルス幅またはこれらのセットアップ/ホールド タイムに違反すると、ライト イネーブルが Low であっても、ブロック RAM のデータ内容が破損することがあります。この問題は、たとえば外部クロック ソースの取り外しでクロックが不安定なときや、システム全体のリセットのようにブロック RAM 制御ピンを駆動するフリップフロップが非同期でリセットされたときに最もよく見られます。この問題を防ぐには、アサートとディアサートの両方に同期リセットのみを使用して設計します。クロックが安定していない場合は、クロック バッファーまたはブロック RAM 制御ピンを駆動しているロジックを無効にするか、ブロック RAM の EN 入力をディアサートします。