読み出し

Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)

Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語

オプションのパイプライン レジスタが有効でないデフォルト モードでは、読み出しに 1 つのクロック エッジを使用します。読み出しアドレスが読み出しポートに取り込まれてから、SRAM アクセス時間の後に、格納されたデータが出力ラッチに読み込まれます。オプションで追加の入力/出力レジスタを使用する場合は、使用されるパイプライン レジスタの数に応じて、読み出しに追加のサイクルが必要になります。読み出しデータは、次の有効な読み出しが行われるまで、またはリセットによって出力が変化するまで、出力上に保持されます。