一部の Versal アダプティブ SoC は AI エンジン アレイを内蔵しています。AI エンジン アレイは、アレイ状に並んだ AI エンジン タイルと AI エンジン アレイ インターフェイス (ネットワーク オン チップ (NoC) とプログラマブル ロジック (PL) タイルを含む) で構成されます。次に、それぞれの機能を示します。
AI エンジン タイルの機能
- プログラマブル ロジック (PL) 外部のシリコンに個別の構築ブロックとして統合
- 各 AI エンジンに信号処理や機械学習など多くのアプリケーションに最適化された高性能 VLIW (Very-Long Instruction Word) SIMD (Single-Instruction Multiple-Data) ベクトル プロセッサを内蔵
- 8 バンクのシングル ポート データ メモリ (合計 32KB)
- Versal デバイス内の AI エンジンとプログラマブル ロジック間で確定的なスループットおよび高速データフローを実現するストリーミング インターコネクト。
- AI エンジン タイル内のダイレクト メモリ アクセス (DMA) で受信ストリームからローカル メモリ、およびローカル メモリから送信ストリームへデータを移動。
- 外部マスターから内部 AI エンジン タイルへアクセスするためのトランザクション ベースの共有スイッチド インターコネクトを備えたコンフィギュレーション インターコネクト (メモリ マップド AXI4 インターフェイス経由)
- AI エンジンとタイル DMA 間、および AI エンジンと外部マスター間 (メモリ マップド AXI4 インターフェイス経由) で AI エンジンの同期を実行するハードウェア同期プリミティブ (ロックなど)
- デバッグ、トレース、およびプロファイル機能
NoC および PL リソースへの AI エンジン アレイ インターフェイス
- AI エンジン アレイ インターフェイスの NoC インターフェイス タイルにはダイレクト メモリ アクセス (DMA) があ り、AI エンジン アレイとの間で送受信するメモリ マップドおよびストリーム トラフィックを管理
- メモリ マップド AXI4 インターフェイスを経由したコンフィギュレーションおよび制御インターコネクト機能
- AI エンジン タイルのストリーミング インターコネクト機能を利用するストリーミング インターコネクト
- AI エンジンからプログラマブル ロジック (PL) へのインターフェイスにより、AI エンジンクロックと PL クロック間で非同期クロック乗せ換えを実行
- AI エンジンから NoC へのインターフェイス ロジックにより、NoC マスター ユニット (NMU) および NoC スレーブ ユニット (NSU) コンポーネントに接続
- AI エンジン タイルのロック モジュールの機能を利用したハードウェア同期プリミティブ (ロックなど)
- AI エンジン タイルのすべての機能を利用したデバッグ、トレース、およびプロファイル機能