DQS_BIAS、DC_BIAS、および AC カップリング

DQS_BIAS

DQS_BIAS は擬似差動バッファー (DIFF_HSTL や DIFF_SSTL など) の駆動されていないピンに対するロジック 0 保持メカニズムとしての機能を持ち、バッファーの P 側を GND に弱くプルダウンし、バッファーの N 側を V_CCO に弱くプルアップします。これにより、リンクのドライバーと終端を無効にしても、アイドル状態のリンクは特定の論理値を維持できます。次の図の左側の回路は、擬似差動リンクにおける DQS_BIAS の動作を示しています。

適用可能な I/O 規格に対して DQS_BIAS 属性で指定可能な値は、TRUE および FALSE (デフォルト) で、次の構文を使用して有効にします。

set_property DQS_BIAS TRUE|FALSE [get_ports port_name]

DC_BIAS

DC_BIAS は、LVDS15 レシーバーの仕様が満たされるように AC カップリングされた差動信号に再びバイアスが必要な場合に、入力として使用される P ピンと N ピンの両方に内部バイアスを与えます。DC_BIAS 機能は、対応する分圧回路ネットワークを介してバイアスを生成し、バンクの V_CCO にバイアスを与えます。DC_BIAS 属性は、次のように XDC に追加できます。

set_property DC_BIAS DC_BIAS_0|DC_BIAS_1|DC_BIAS_2|DC_BIAS_3 [get_ports port_name]

DC_BIAS_1 は、192Ω で 20% V_CCO のバイアスを与えます。1.5V バンクでは、DIFF_TERM_ADV と DC_BIAS_1 を組み合わせることで、PCB 上にバイアスまたは終端コンポーネントを使用しなくても、AC カップリングされた LVDS リンクに適切な終端とバイアスを提供できます。DC_BIAS_2 は、48Ω で 20% V_CCO のバイアスを与えますが、同じ 48Ω の抵抗分圧を生成するために使用される分圧回路によって電流量が大きくなるため、AC カップリングでの使用は推奨していません。DC_BIAS_3 は、バイアスネットワークとしての実用性が非常に限られている 50Ω の抵抗で GND へのバイアスを提供します。1.5V バンクで使用される LVDS15 IOSTANDARD では、DC_BIAS_1 と DIFF_TERM_ADV を組み合わせることで、AC カップリングを必要とする多くの差動信号に適切なバイアス電流と終端を提供します。DC_BIAS は駆動能力の小さいドライバーに悪影響を与える可能性があるため、IOB が出力または双方向として構成されている場合は使用しないでください。

表 1. DC_BIAS のレベルの説明
DC_BIAS 属性	説明
DC_BIAS_0	バイアスなし
DC_BIAS_1	192Ω ～ 20% V_CCO。弱いバイアスを必要とする AC カップリングアプリケーションに適します。DC_BIAS_1 の場合、DIFF_TERM_ADV または等価な外部 100Ω 終端を使用してください。DIFF_TERM_ADV は、1.5V の V_CCO でのみ使用可能です。
DC_BIAS_2	48Ω ～ 20% V_CCO。強いバイアスと終端を提供します。DC_BIAS_2 は DIFF_TERM_ADV と組み合わせて使用しないでください。
DC_BIAS_3	50Ω ～ GND。GND バイアスされた信号が、データシートに記載された入力下限レベルに違反しないようにしてください。

図 1. DQS_BIAS と DC_BIAS の図

AC カップリングの推奨事項

AC カップリングされたドライバー (クロックソースなど) からデータを受信する場合、レシーバーの入力しきい値要件を満たすように適切なバイアスレベルが選択されていることを確認する必要があります。レシーバーが LVDS15 を使用し、1.5V 電源バンクに属する場合は、DC_BIAS を DC_BIAS_1 に設定し、DIFF_TERM_ADV を TERM_100 に設定することで、AC カップリング入力用に IOB 内に DC バイアスレベルと終端が提供されます。1.5V バンク電圧を使用せずに AC カップリングが必要な場合には、外部バイアスと外部終端の両方を使用することを推奨しています。

オプションの内部差動終端を使用しないこと。
- DIFF_TERM_ADV = TERM_NONE
- DIFF_TERM = FALSE (デフォルト)
入力ピンの差動信号が、使用する Versal アダプティブ SoC のデータシートに記載された「推奨動作条件」の表にある V_IN 条件を満たしていること。
入力ピンの差動信号が、使用する Versal アダプティブ SoC のデータシートに記載された LVDS15 仕様の表にある V_IDIFF (最小値) の条件を満たしていること。
入力ピンの差動信号が、使用する Versal アダプティブ SoC のデータシートに記載された LVDS15 仕様の表にある V_IDIFF (最小値) の条件を満たしていること。

この基準を満たす方法として、入力信号を AC カップリングおよび DC バイアスする外部回路を使用します。次の図に、差動入力に対して AC カップリングと DC バイアス回路を提供する回路の例を示します。内部 DIFF_TERM_ADV は TERM_NONE に設定されているため、R_DIFF は 100Ω の差動レシーバー終端を提供します。V_BIAS は、1.0V ～ 1.5V の非対称な終端構造のソース (通常は V_CCO) とする必要があります。これにより、200mV ～ 300mV の V_BIAS が得られます。推奨される抵抗値の範囲は、1K ～ 10KΩ です。次の図は、1.2V の電源が供給されるバンクに入る差動クロックに適した AC カップリングネットワークの例です。

重要: すべての AC カップリングインターフェイスには、DC バイアスが適切なレベルに達するまでのセトリング時間の要件があります。

図 2. 差動クロック入力を AC カップリングおよび DC バイアスする回路例

AC カップリングキャパシタの標準値 C_AC は 100 nF 程度です。すべてのコンポーネントは、物理的にデバイス入力に近い場所に配置してください。抵抗ネットワークを使用せずに、外部 R_DIFF 抵抗と C_AC AC カップリングキャパシタと組み合わせて入力に最適なバイアスが得られるようなバイアス電圧の範囲は、使用する Versal アダプティブ SoC のデータシートを参照してください。XP IOB のプリエンファシスおよびイコライゼーションで説明したとおり、LVDS15 インターフェイスでレシーバーイコライゼーションを使用する場合は AC カップリングリンクが必要です。AC カップリングリンクでレシーバーイコライゼーションが不要な場合は、EQUALIZATION 属性を EQ_LEVEL0 に設定する必要があります。