HD IOB でサポートされるシングルエンド規格

Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル (AM010)

Document ID
AM010
Release Date
2024-03-18
Revision
1.5 日本語

LVTTL

LVTTL は、シングルエンドの CMOS 入力バッファーとプッシュプル出力バッファーを用いた、3.3V アプリケーション向けの汎用 EIA/JESD 規格です。

LVCMOS

低電圧 CMOS (LVCMOS) 規格の LVCMOS33 (3.3V)、LVCMOS25(2.5V)、および LVCMOS18(1.8V) は、CMOS トランジスタを使用して実装します。これらの規格は、JEDEC 規格 JESD8-7A、JESD8-5A、および JESD 8C.01 で定義されています。
表 1. LVTTL、LVCMOS18、LVCMOS25 および LVCMOS33 I/O プリミティブで使用可能な属性
属性 IBUF/IBUFE3 OBUF/OBUFT/IOBUF/IOBUFE3
許容値 デフォルト 許容値 デフォルト
IOSTANDARD LVTTL、LVCMOS18、LVCMOS25、LVCMOS33 LVTTL、LVCMOS18、LVCMOS25、LVCMOS33
DRIVE N/A 4、8、12 12
SLEW N/A FAST、SLOW SLOW

SSTL

SSTL18_I は、JEDEC 規格 JESD8-15 によって規定され、DDR2 SDRAM インターフェイスで使用されます。一部のトポロジ (短距離のポイント ツー ポイント インターフェイスなど) では、クラス I ドライバーによってオーバーシュートの低減やシグナル インテグリティのさらなる向上が可能です。

HSTL

高速トランシーバー ロジック (HSTL) 規格の HSTL_I_18 (1.8V) は、JEDEC 規格 JESD8-6 によって規定された汎用高速バス規格です。
表 2. SSTL18_I および HSTL_I_18 I/O プリミティブで使用可能な属性
属性 IBUF/IBUFE3 OBUF/OBUFT IOBUF/IOBUFE3
許容値 デフォルト 許容値 デフォルト 許容値 デフォルト
IOSTANDARD SSTL18_I、HSTL_I_18 SSTL18_I、HSTL_I_18 SSTL18_I、HSTL_I_18
SLEW N/A FAST、SLOW SLOW FAST、SLOW SLOW
ODT RTT_48、RTT_NONE RTT_NONE N/A RTT_48、RTT_NONE RTT_NONE

UNDEFINED (IOSTANDARD のデフォルト値)

IOSTANDARD をユーザーが定義しない場合、IOSTANDARD にはデフォルト値の UNDEFINED が割り当てられます。Versal デザインのインプリメンテーションを完成させるには、IOSTANDARD をデフォルト値ではなく、このセクションで説明した有効な I/O 規格のいずれかに設定する必要があります。UNDEFINED 規格は、デザインのインプリメンテーションの初期段階を完成させるためのプレースホルダーとして使用します。