HDIO は 22 ピンで 1 バンクを構成し、低速インターフェイスをサポートするためのリソースを備えています。各 HDIO には、低速 SDR および DDR インターフェイスを簡単にサポートするための IOL リソースのほか、粗粒度のデータ アライメントのためのリソースもあります。ロジックに加え、HDIO 出力バッファーにはシングルエンドおよび疑似差動規格を駆動するためのリソースもあります。HDIO 入力バッファーは、いくつかのシングルエンドおよび差動規格を受信できます。HDIO は、低データ レートで動作するシングルエンド、基準電圧型、および疑似差動 I/O 規格向けに最適化されています。
- IOL ロジック リソースは SDR および DDR ロジックで低速インターフェイスをサポート
- IODELAY は少なくとも 1.8ns のキャリブレーションなしの出力遅延をサポート
- IODELAY を出力遅延とカスケード接続し、少なくとも 3.6ns のキャリブレーションなしの入力遅延をサポート
- バンク電圧 1.8V、2.5V、および 3.3V の I/O 規格をサポート
- キャリブレーションなしの出力駆動およびスルー制御
- バンク単位で内部 VREF を設定可能
- 外部終端により LVDS および LVPECL 入力をサポート