IBUF_DISABLE と DYN_DCI は、消費電力を節約するために使用される信号です。これらの信号を適切なバッファーに接続すると、バッファーやその DCI をオフにでき、結果として消費電力が節約されます。IBUF_DISABLE と DYN_DCI の動作は、次の 3 つの要因に依存します。
- ODT_SRC_# 属性。
- IBUF_DIS_SRC_# 属性。
- NIBBLE_CTRL2 レジスタの odt_# バス。(以下、NIBBLE_CTRL2.odt_# と表記。NIBBLE_CTRL2 レジスタの詳細は、レジスタ インターフェイス ユニット を参照)。
次の表は、上記の 3 つの要因に関して定義される IBUF_DISABLE および DYN_DCI の動作を示しています。DYN_DCI はバッファーの DCITERMDISABLE に接続され (DYN_DCI が 1 の場合は ODT がオフになる)、IBUF_DISABLE はバッファーの IBUFDISABLE に接続される (IBUF_DISABLE が 1 の場合はレシーバーがオフになる) 必要があります。「PL から制御」 と記載されている場合、XPHY 信号がバッファーに接続されているのではなく、PL 信号が適切なバッファー入力に接続されている必要があります。PHY SM と記載されている場合、DYN_DCI および IBUF_DISABLE を制御する XPHY 内のステートマシン (SM) を指しています。ステート マシンの動作は次のとおりです。
- PHY_RDEN がアサートされた後、2 サイクル (周波数は PLL_CLK/RX_DATA_WIDTH と同じ) 後に 1 から 0 に遷移します。
- PHY_RDEN がディアサートされた後、プログラムされたサイクル数 (RD_IDLE_COUNT レジスタで決定され、クロックは前述のクロックと同じ) の間、0 を保持します。
- 待機後、0 から 1 に遷移します。
ODT_SRC_# | IBUF_DIS_SRC_# | NIBBLE_CTRL2.odt_# | DYN_DCI | IBUF_DISABLE |
---|---|---|---|---|
X | X | X | 1 1 | 1 1 |
内部 | 内部 | 0 | PHY SM で制御 2 | PHY SM で制御 2 |
内部 3 | 内部 | 1 | 0 | 0 |
内部 | 外部 | 0 | PHY SM で制御 2 | PL から制御 |
内部 | 外部 | 1 | 0 | PL から制御 |
外部 4 | 内部 | 0 | PL から制御 | PHY SM で制御 2 |
外部 | 内部 | 1 | PL から制御 | 0 |
外部 | 外部 | X | PL から制御 | PL から制御 |
|
上の表で ODT_SRC_#、IBUF_DIS_SRC_#、および NIBBLE_CTRL2.odt# を「PL から制御」に設定した場合、該当する IBUF_DISABLE/DYN_DCI は PHY_RDEN によって制御されます。これは、PHY_RDEN のすべてのビットを OR 演算した後、その結果 (1 または 0) を該当する IBUF_DISABLE/DYN_DCI のすべてのビットに渡すという方法で実行されます。