前世代のデバイスと同様、AMD Versal™ デバイスも出力 DDR レジスタを実装するためのレジスタが IOL にあります。この機能は、ODDRE1 プリミティブをインスタンシエートして使用します。ODDRE1 を使用中、DDR マルチプレクサー処理は自動的に実行されます。マルチプレクサーを手動で制御する必要はありません。この制御はクロックで実行されます。ODDRE1 プリミティブは、SAME_EDGE モードのみサポートします。このモードでは、ODDRE1 クロックの立ち上がりエッジで ODDRE1 プリミティブの両方のデータ入力を同時に取得できるため、CLB およびクロック リソースを節約して性能を向上させることができます。次の図に、出力 DDR のタイミング図を示します。
図 1. 出力 DDR のタイミング
トライステート制御を使用する場合、トライステート パスとデータパスは同じレジスタ構造を用いる必要があります。つまり、データパスが ODDRE1 ブロックを使用する場合、トライステート パスも ODDRE1 プリミティブを用いる必要があります。
図 2. ODDR でシリアライズされるトライステートを用いた ODDR