XP IOB でサポートされる差動規格

Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル (AM010)
Document ID
AM010
Release Date
2024-03-18
Revision
1.5 日本語

DIFF_SSTL

スタブ直列終端ロジック (SSTL) の DIFF_SSTL15 (1.5V) と DIFF_SSTL135 (1.35V) は、汎用メモリ バスに使用される差動 I/O 規格です。DIFF_SSTL15 は、JEDEC 規格の JESD79-3E で大まかに定義されている (名称は未定義)、DDR3 SDRAM インターフェイス向けの規格です。DIFF_SSTL135 は、JEDEC 規格の JESD79-3-1 で大まかに定義されている (名称は未定義)、DDR3L SDRAM インターフェイス向けの規格です。
表 1. DIFF_SSTL15、DIFF_SSTL135 および DIFF_SSTL12 I/O プリミティブで使用可能な属性
属性 IBUFDS/IBUFDSE3 OBUFDS/OBUFTDS IOBUFDS/IOBUFTDS
許容値 デフォルト 許容値 デフォルト 許容値 デフォルト
IOSTANDARD DIFF_SSTL15、DIFF_SSTL135、DIFF_SSTL12 DIFF_SSTL15、DIFF_SSTL135、DIFF_SSTL12 DIFF_SSTL15、DIFF_SSTL135、DIFF_SSTL12
SLEW N/A FAST、MEDIUM、SLOW SLOW FAST、MEDIUM、SLOW SLOW
OUTPUT_IMPEDANCE N/A RDRV_40_40、RDRV_48_48、RDRV_60_60 RDRV_40_40 RDRV_40_40、RDRV_48_48、RDRV_60_60 RDRV_40_40
ODT RTT_40、RTT_48、RTT_60、RTT_NONE (DIFF_SSTL12 のみ) RTT_40、RTT_NONE (DIFF_SSTL12 のみ) N/A RTT_40、RTT_48、RTT_60、RTT_NONE (DIFF_SSTL12 のみ) RTT_40、RTT_NONE (DIFF_SSTL12 のみ)
DQS_BIAS (DIFF_SSTL12 のみ) TRUE、FALSE FALSE   TRUE、FALSE FALSE
VOH (DIFF_SSTL15 のみ) N/A N/A 75、80 75 N/A N/A

DIFF_HSUL12

高速未終端ロジック (HSUL) の DIFF_HSUL12 差動規格は、低消費電力のメモリ インターフェイスに最適化されています。
表 2. DIFF_HSUL_12 I/O プリミティブで使用可能な属性
属性 IBUFDS/IBUFDSE3 OBUFDS/OBUFTDS IOBUFDS/IOBUFDSE3
許容値 デフォルト 許容値 デフォルト 許容値 デフォルト
IOSTANDARD DIFF_HSUL_12 DIFF_HSUL_12 DIFF_HSUL_12
SLEW N/A FAST、MEDIUM、SLOW SLOW FAST、MEDIUM、SLOW SLOW
OUTPUT_IMPEDANCE N/A RDRV_40_40、RDRV_48_48、RDRV_60_60 RDRV_48_48 RDRV_40_40、RDRV_48_48、RDRV_60_60 RDRV_48_48
ODT RTT_120、RTT_240 RTT_120 N/A RTT_120、RTT_240 RTT_120

DIFF_LVSTL

低電圧振幅終端ロジック (DIFF_LVSTL_11 および DIFF_LVSTL06_12) 規格は、低消費電力のメモリ インターフェイスに最適化されています。DIFF_LVSTL06_12 は差動 LVSTL06 インターフェイスと互換性がありますが、電源電圧は 1.2V です。
表 3. DIFF_LVSTL_11 および DIFF_LVSTL06_12 I/O プリミティブで使用可能な属性
属性 IBUFDS/IBUFDSE3 OBUFDS/OBUFTDS IOBUFDS/IOBUFDSE3
許容値 デフォルト 許容値 デフォルト 許容値 デフォルト
IOSTANDARD DIFF_LVSTL_11、DIFF_LVSTL06_12 DIFF_LVSTL_11、DIFF_LVSTL06_12 DIFF_LVSTL_11、DIFF_LVSTL06_12
SLEW N/A FAST、MEDIUM、SLOW SLOW FAST、MEDIUM、SLOW SLOW
OUTPUT_IMPEDANCE N/A RDRV_40_40、RDRV_48_48 (DIFF_LVSTL_11 のみ)、RDRV_60_60 RDRV_40_40 RDRV_40_40、RDRV_48_48 (DIFF_LVSTL_11 のみ)、RDRV_60_60 RDRV_40_40
ODT RTT_40、RTT_48 (DIFF_LVSTL_11 のみ)、RTT_60、RTT_NONE RTT_40 N/A RTT_40、RTT_48 (DIFF_LVSTL_11 のみ)、RTT_60、RTT_NONE RTT_40
VOH (DIFF_ LVSTL_11 のみ) N/A 50 50 50 50
PRE_EMPHASIS N/A   RDRV_240 (DIFF_LVSTL_11 のみ)、RDRV_NONE RDRV_NONE
EQUALIZATION EQ_LEVEL0、EQ_LEVEL1、EQ_LEVEL2、EQ_LEVEL3、EQ_LEVEL4、EQ_NONE EQ_NONE   N/A
DC_BIAS DC_BIAS_0、DC_BIAS1、DC_BIAS2、DC_BIAS3 DC_BIAS_0   DC_BIAS_0、DC_BIAS1、DC_BIAS2、DC_BIAS3 DC_BIAS_0

LVDS

LVDS15 は、低電圧差動信号 (LVDS) 規格と接続するように設計された 1.5V 規格です。EIA/TIA 電気的仕様と互換性がありますが、XPIO バンク アーキテクチャでサポートされる 1.5V で動作します。
表 4. LVDS15 I/O プリミティブで使用可能な属性
属性 IBUFDS/IBUFDSE3 OBUFDS/OBUFTDS IOBUFDS/IOBUFDSE3 1
許容値 デフォルト 許容値 デフォルト 許容値 デフォルト
IOSTANDARD LVDS15 LVDS15 LVDS15
DIFF_TERM_ADV TERM_100、TERM_NONE TERM_NONE N/A TERM_100、TERM_NONE TERM_NONE
LVDS_PRE_EMPHASIS N/A FALSE、TRUE FALSE FALSE、TRUE FALSE
EQUALIZATION EQ_LEVEL0、EQ_LEVEL1、EQ_LEVEL2、EQ_LEVEL3、EQ_LEVEL4、EQ_NONE EQ_NONE   N/A
DC_BIAS DC_BIAS_0、DC_BIAS1、DC_BIAS2、DC_BIAS3 DC_BIAS_0   DC_BIAS_0、DC_BIAS1、DC_BIAS2、DC_BIAS3 DC_BIAS_0
  1. これらの I/O 規格の双方向コンフィギュレーションは、100Ω 差動に最適化された固定インピーダンス構造です。これはターンアラウンド タイム要件がないポイント ツー ポイント伝送でのみ使用することを前提としています。双方向インターフェイスは、長い所要時間が許容される場合のみ、使用してください。

DIFF_HSTL

差動高速トランシーバー ロジック (HSTL) 規格の DIFF_HSTL_I (1.5V) と DIFF_HSTL_I_12 (1.2V) は、JEDEC 規格 JESD8-6 で規定された汎用高速バス規格に使用します。
表 5. DIFF_HSTL_I および DIFF_HSTL_I_12 規格で使用可能な属性
属性 IBUFDS/IBUFDSE3 OBUFDS/OBUFTDS IOBUFDS/IOBUFDSE3
許容値 デフォルト 許容値 デフォルト 許容値 デフォルト
IOSTANDARD DIFF_HSTL_I、DIFF_HSTL_I_12 DIFF_HSTL_I、DIFF_HSTL_I_12 DIFF_HSTL_I、DIFF_HSTL_I_12
ODT RTT_40、RTT_48、RTT_60 RTT_48 N/A RTT_40、RTT_48、RTT_60 RTT_48
OUTPUT_IMPEDANCE N/A RDRV_40_40、RDRV_48_48、RDRV_60_60 RDRV_48_48 RDRV_40_40、RDRV_48_48、RDRV_60_60 RDRV_48_48
SLEW N/A FAST、MEDIUM、SLOW SLOW FAST、MEDIUM、SLOW SLOW

DIFF_POD

差動 (DIFF_) バージョン (DIFF_POD10 および DIFF_POD12) では、出力に相補シングルエンド ドライバー、入力に差動レシーバーを使用します。
表 6. DIFF_POD10 および DIFF_POD12 I/O プリミティブで使用可能な属性
属性 IBUFDS/IBUFDSE3 OBUFDS/OBUFTDS IOBUFDS/IOBUFDSE3
許容値 デフォルト 許容値 デフォルト 許容値 デフォルト
IOSTANDARD DIFF_POD10、DIFF_POD12 DIFF_POD10、DIFF_POD12 DIFF_POD10、DIFF_POD12
SLEW N/A FAST、MEDIUM、SLOW SLOW FAST、MEDIUM、SLOW SLOW
OUTPUT_IMPEDANCE N/A RDRV_40_40、RDRV_48_48、RDRV_60_60 RDRV_40_40 RDRV_40_40、RDRV_48_48、RDRV_60_60 RDRV_40_40
ODT RTT_40、RTT_48、RTT_60 RTT_40 N/A RTT_40、RTT_48、RTT_60 RTT_40
PRE_EMPHASIS N/A RDRV_240、RDRV_NONE RDRV_NONE RDRV_240、RDRV_NONE RDRV_NONE
EQUALIZATION (DIFF_POD12 のみ) EQ_LEVEL0、EQ_LEVEL1、EQ_LEVEL2、EQ_LEVEL3、EQ_LEVEL4、EQ_NONE EQ_NONE N/A N/A
DQS_BIAS (DIFF_POD12 のみ) TRUE、FALSE FALSE   TRUE、FALSE FALSE

MIPI_DPHY

MIPI D-PHY 規格の MIPI_DPHY は、カメラ、ディスプレイ、および統一されたプロトコル インターフェイスなどのモバイル デバイスでの使用を目的としています。
表 7. MIPI_DPHY I/O 規格で使用可能な属性
属性 IBUFDS_DPHY OBUFDS_DPHY
許容値 デフォルト 許容値 デフォルト
IOSTANDARD MIPI_DPHY MIPI_DPHY
DIFF_TERM_ADV TERM_100、TERM_NONE TERM_NONE N/A
VOH N/A 28 28
PRE_EMPHASIS N/A RDRV_480、RDRV_NONE RDRV_NONE
EQUALIZATION EQ_LEVEL0、EQ_LEVEL1、EQ_LEVEL2、EQ_LEVEL3、EQ_LEVEL4、EQ_LEVEL5、EQ_LEVEL6、EQ_LEVEL7、EQ_LEVEL8。EQ_NONE EQ_NONE  

DIFF_UNDEFINED (IOSTANDARD のデフォルト値)

IOSTANDARD をユーザーが定義しない場合、IOSTANDARD にはデフォルト値の DIFF_UNDEFINED が割り当てられます。Versal デバイス デザインのインプリメンテーションを完成させるには、IOSTANDARD をデフォルト値ではなく、このセクションで説明した有効な I/O 規格のいずれかに設定する必要があります。DIFF_UNDEFINED 規格は、デザインのインプリメンテーションの初期段階を完成させるためのプレースホルダーとして使用します。