XPIO ピンは 54 個の IOB (27 I/O ペア) で 1 バンクを構成し、各 IOB には関連する XP IOL ロジックと共有 XPHY ロジックが含まれます。1 つのバンク内では、6 ピンごとのグループをニブルと呼びます。これらのニブルは同じ XPHY ロジック リソースを共有します (下図参照)。各ピンは、同じニブル内にペアになるピンがあり、これらを組み合わせて差動信号規格をサポートします。XP バンク内のすべての IOB は、同じ VCCO を使用してドライバー ロジック、レシーバー ロジック、および終端への電源を供給します。IOB を入力ピン、出力ピン、双方向ピンのいずれとして使用する場合も、各 I/O 規格には VCCO 電圧の要件があり、この要件に従って I/O 規格をバンクに割り当てる必要があります。同様に、同じニブル内のすべてのピンが互換性のある INTERNAL_VREF レベルを共有する必要があります。
重要: 一部の XPIO バンク (通常はデバイスの隅にある) が備えるピンは、機能が制限され、DDR メモリ コントローラーの機能にしか使用できません。この特定ピンの詳細は、
『Versal アダプティブ SoC パッケージおよびピン配置アーキテクチャ マニュアル』 (AM013) を参照してください。
図 1. XP バンク (54 IOB、27 I/O ペア、9 ニブル、54 XIOL)
