XPHY の使用

Versal ACAP SelectIO リソース アーキテクチャ マニュアル (AM010)

Document ID
AM010
Release Date
2022-10-21
Revision
1.4 日本語

すべての高性能インターフェイスには、Advanced I/O Wizard を使用してアクセスする必要があります ( 『Advanced I/O Wizard LogiCORE IP 製品ガイド』 (PG320) を参照)。このウィザードで、すべての接続の作成 (ニブル間およびバイト間クロッキングを含む)、リセット シーケンスの処理、XPHY および I/O ハードウェアの最適化が実行されます。このウィザードには同期/非同期インターフェイスのセットアップ オプションがあり、ウィザードを複数インスタンシエートすることで複数のインスタンスを作成できます。このウィザードで使用しない XPHY NIBBLESLICE は XP IOL で利用するか、プログラマブル ロジックへのダイレクト IOB フィードスルーで使用できます。ピンは XPHY ニブルに接続したまま、同時にファブリックに直接接続することはできません。Advanced I/O Wizard と Advanced I/O Planner を組み合わせると、XPHY ベース インターフェイスの配置と制約を GUI 環境で実行でき、XPHY のピン プランニングが容易になります。

重要: LVCMOS は XPHY との互換性がありません。
入力遅延や出力遅延を時間値として設定する場合、DELAY_VALUE_# 属性ではなく、次の Tcl コマンドを使用して、DATAIN または O0 に接続される最上位ポートを介して設定できます。DELAY_VALUE_# 属性と同様に、NIBBLESLICE の DELAY_VALUE_XPHY の設定が変わると、入力遅延ラインと出力遅延ラインの両方の値が変更されます。
set_property DELAY_VALUE_XPHY <desired delay in ps> [get_ports <top-level port(s) that ultimately connect to DATAIN or O0>]
適用される遅延を上記のコマンドで準備し、次に示すコマンドでそれらを適用します。つまり、上記のコマンドを複数回発行した後に、次の implement_xphy_cores コマンドを使用してすべてを完了できます。
implement_xphy_cores -update_delay_value_only

一部の XPHY 信号では、境界ロジック インターフェイス (BLI) のフリップフロップを使用することでタイミングを改善できます。詳細は、境界ロジック インターフェイス を参照してください。