ダブル データ レート (DDR) 入力フリップフロップ プリミティブ

Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル (AM010)

Document ID
AM010
Release Date
2024-03-18
Revision
1.5 日本語
図 1. IDDRE1 プリミティブ

表 1. IDDRE1 の属性
属性 説明
DDR_CLK_EDGE OPPOSITE_EDGE、SAME_EDGE、SAME_EDGE_PIPELINED クロック エッジに対する IDDRE1 の動作モードを設定。
IS_C_INVERTED 0 または 1 1 の場合、C 入力のローカル クロックを反転する。
IS_CB_INVERTED 0 または 1 CB 入力のローカル クロック反転を設定する。IS_CB_INVERTED = 1 の場合、C と CB は同じグローバル クロック バッファーで駆動する必要があります。IS_CB_INVERTED = 0 の場合、CB はインバーターを介して同じグローバル クロック バッファーで駆動する必要があります。
表 2. IDDRE1 のポート
ポート I/O 説明
Q1、Q2 出力 IDDRE1 レジスタの出力
C 入力 クロック入力ピン
CB 入力 IS_C_INVERTED = 0 かつ IS_CB_INVERTED = 0 の場合、反転クロック入力ピン
D 入力 IOB からのレジスタ入力
R 入力 非同期 High リセット