改訂履歴

Versal ACAP SelectIO リソース アーキテクチャ マニュアル (AM010)

Document ID
AM010
Release Date
2022-10-21
Revision
1.4 日本語

次の表に、この文書の改訂履歴を示します。

セクション 改訂内容
2022 年 10 月 21 日、バージョン 1.4
FIFO FIFO_RD_CLK の説明を更新。
FIFO モードの制御 SYNC と BYPASS を使用した場合の説明とタイミング波形を追加。
表 1 リセット シーケンス中、および RIU インターフェイスから BS_RESET を発行する場合は PHY_WREN/PHY_RDEN をディアサートする必要があることを明確化。
表 1
  • CONTINUOUS_DQS の 2 段シンクロナイザーに関する説明を更新。
  • DELAY_VALUE の説明を更新。
キャリブレーションなしの IOB 遅延 IOLOGIC における共有クロックの説明を追加。
表 4 OUTPUT_IMPEDANCE に RTT_NONE を追加。
表 8 ODT に「RTT_NONE (POD12 のみ)」を追加。
XP IOB でサポートされる差動規格 表のヘッダーに差動 UNISIM を反映。
表 3 および 表 6 ODT に RTT_NONE を追加。
MIPI-DPHY 出力バッファー プリミティブ OBUFDS_DPHY_COMP プリミティブの HSTX_I の説明を更新。
表 2 OBUFDS_DPHY_COMP プリミティブの HSTX_I ポートの説明を更新。
表 1 ISTANDARD および VREF_NIB 属性の説明を追加。
XP IOB のプリエンファシスおよびイコライゼーション AC カップリングの要件を削除し、プリエンファシスの使用法を明確化。
HD IOL の機能 IOLOGIC サイトでの共有クロッキング リソースについての文を追加。
2022 年 3 月 2 日、バージョン 1.3
双方向データパス PHY_RDEN の最初の箇条書き項目からニブル間クロッキングを削除。
FIFO 図 1 の見出しを更新し、図 2 を追加。
トライステート制御 図 1 および 図 2 を追加。
ポート 高性能インターフェイスに関する注記を追加。
TX から RX へのループバックの制御 TX から RX へのループバック使用時のニブル間およびバイト間クロッキングを明確化。
表 21 ビット [14] の説明で crse_dly bs_reset レイテンシを明確化。
表 1 PHY_RDEN の説明からバイト間クロッキングを削除。
キャリブレーションなしの IOB 遅延
  • タップごとの遅延の説明を明確化。
  • IDELAYE5/ODELAYE5 を使用するタイミング解析の考慮事項を説明する注記を追加。
XP IOB のプリミティブ
  • IOBUFDS_COMP および OBUFDS_DPHY_COMP を追加。
  • OBUFDS_DPHY の説明を更新。
XP IOB でサポートされるシングルエンド規格 SSTL15 IOSTANDARD の説明を拡大。
MIPI-DPHY 出力バッファー プリミティブ
  • OBUFDS_DPHY_COMP プリミティブおよびポートの説明を追加。
  • 表 2 の HSTX_I の説明を更新。
XPIO_VREF プリミティブ 表 1 を追加。
XP IOB の内部 VREF 第 1 段落を更新。
レシーバーの VREF レベルの調整
  • 最初の 2 つの段落を更新。
  • 表 1 および 表 2 を追加。
表 1 概算ゲインの列を追加。
XP IOB の機能、属性、および制約IOSTANDARD、駆動能力の制御、スルー制御と VOH 属性、および IBUF_LOW_PWR 属性 セクションを更新。
HD IOL の機能
  • データとトライステート間のレース コンディションの説明を追加。
  • キャリブレーションなしの IOB 遅延の説明を更新。
HD IOB リソース HDIO の性能に関するガイダンスを調整し、データ レートを変更。
HD IOB の機能 IOSTANDARD 制約の説明を追加。
2021 年 4 月 2 日 バージョン 1.2
XP XPHY IOL と XPHY を同時には使用できないこと、およびニブル間クロッキングの機能がニブルによって指定されることを明確化。
XPHY ニブル
  • XPHY NIBBLESLICE に関する文を更新。
  • 「CONTINUOUS_DQS = TRUE」に関するセクションで、「ストローブ」を「キャプチャ クロック」に変更。
双方向データパス
  • PHY_RDEN がニブル間クロッキングとバイト間クロッキングの両方に影響することを明確化。
  • bs_reset を発行する前に PHY_RDEN を 0 に設定する必要があることを追加。
クロッキング 負側クロックの受信に.NIBBLESLICE[1] が関与することを明確化。
遅延の制御
  • 8 タップを超えるインクリメント/デクリメントに関する注記を更新。
  • REFCLK_FREQUENCY が 500MHz.未満のインターフェイスに関する注記を更新。
  • align_delay に関する説明を追加。
  • NIBBLESLICE[0] に関する文を追加。
  • 図 3 の前に段落を追加。
FIFO SYNC および BYPASS モードを追加。
トライステート制御 トライステート制御用の遅延は RIU インターフェイス経由で更新する必要があることに関する注記を追加。
表 2 「制御方法」列の遅延キャリブレーションと VTC の説明を更新。
TX から RX へのループバックの制御 SERIAL_MODE = TRUE の場合、TXRX_LOOPBACK_# がサポートされないという説明文を追加。
IBUF_DISABLE および DYN_DCI の制御 DYN_DCI/IBUF_DISABLE を PHY_RDEN で制御する方法に関する段落を追加。表 1 の注記 1 および 2 を更新。
レジスタ インターフェイス ユニット
  • 図 2 を更新。
  • 表 4 にビット [1] の説明を更新。
  • 表 4 のビット [2] の説明で、PHY_WREN = 0 の設定に関する説明文を追加。
  • 表 5表 6 のビット [13]、および 表 21 のビット [14] の説明に、bs_reset の実行に関する説明文を追加。
  • 表 23 のビット [5:0] に関する説明を更新。
表 1
  • CE、CTRL_CLK、INC、LD、PHY_RDEN、RIU_WR_EN、RX_EN_VTC、TX_EN_VTC、および FIFO_EMPTY に関する説明を更新。
  • Q0、Q1、Q2、Q3、Q4、および Q5 のクロック ドメインを更新。
表 1 CONTINUOUS_DQS、FIFO_MODE_<0-5>、RX_CLK_PHASE_N、RX_CLK_PHASE_P、RX_GATING、および TXRX_LOOPBACK_<0-5> に関する説明を更新。
リセット シーケンス 同じニブル内の各 NIBBLESLICE の出力遅延を正しくキャリブレーションするには、NIBBLESLICE[0] を使用する必要があることを明確化。
XPHY の使用 BLI フリップフロップに関する段落を追加。
表 2 入力 VCCO レベルを変更可能な場合に関する注記を追加。
XP IOB でサポートされるシングルエンド規格 1.2V および 1.5V LVCMOS 規格に該当する JEDEC 規格の記述を更新。
XP IOB IBUFDISABLE SIM_DEVICE 属性の説明を更新。
シングル データ レート (SDR) フリップフロップ 「NIBBLESLICE」を「IOL」に変更。
HD IOB でサポートされるシングルエンド規格 2.5V および 1.8V LVCMOS 規格に該当する JEDEC 規格 JESD8-7A と JESD8-5A を追加。
表 1表 2表 1表 2表 1表 2表 1、および 表 2 HD IOB では IBUFDISABLE がサポートされないことを明確化。
表 1 DRIVE 属性から 2mA のサポートを削除。
2020 年 11 月 24 日 バージョン 1.1
XP XPHY
  • XPHY UNISIM プリミティブに関する項目を削除。
  • QBC および DBC の機能に関する箇条書きを更新。
双方向データパス および IBUF_DISABLE および DYN_DCI の制御 新規セクションを追加。
表 2 CLK_TO_LOWER、CLK_TO_UPPER の列「接続 (RX) 」を更新。
遅延
  • 注記からタップ値の説明を削除。
  • CRSE 遅延は PL で制御できないという説明を追加。
遅延の制御 セクションを更新し、図 3 を追加。
FIFO モードの制御 FIFO_RDEN = !FIFO_EMPTY 接続の一部として FIFO_EMPTY にレジスタを使用しないことに関する注記を追加。
トライステート制御 セクション全体を書き換え。
トライステート制御 最初の文章を書き換え。
表 2 VTC の列「制御方法」の 2 番目の箇条書きを更新。
IBUF_DISABLE および DYN_DCI の制御 PHY SM の説明およびシーケンスを追加。
レジスタ インターフェイス ユニット
  • ほとんどの表に 「ポートおよび属性」 セクションへの参照を追加。
  • 表 4 にビット [2] の説明を更新。
表 4 ビット [0]、[1]、および [2] に関する説明を更新。
表 5 ビット [13] に関する説明を更新。
表 23 新しい表を追加。
表 26 ビット [9:0] に関する説明を更新。
表 1 PHY_RDEN、PHY_WREN、DYN_DCI、RST、TX_RST、および IBUF_DISABLE に関する説明を更新。
表 1 CONTINUOUS_DQS、ODT_SRC_ <0-5>、RX_GATING、TX_INIT_ <0-5>、および TX_INIT_TRI に関する説明を更新。
リセット シーケンス セクションを更新 (図を含む)。
XPHY の使用 NIBBLESLICE の入力遅延および出力遅延の時間値を変更する Tcl コマンドを追加。
表 4表 5表 6表 7表 8表 9表 1表 2表 3表 4表 5表 6表 7 OFFSET_CNTRL 属性を削除。
表 2 および 表 2 OSC[3:0]、OSC_EN[1:0]、および VREF の説明を更新。
表 1 VOH (DIFF_SSTL15 ONLY) 属性を追加。
表 4 I/O 規格の双方向コンフィギュレーションに関する注記を追加。
レシーバー オフセット制御 セクションを削除。
差動終端属性 差動インピーダンス ブロックの VCCO 要件を追加。
DQS_BIAS、DC_BIAS、および AC カップリング DC_BIAS および AC カップリングの推奨事項セクションを更新。
XP IOB のプリエンファシスおよびイコライゼーション 最初の段落と 表 1 を更新。
HD IOL の機能 「DPLL」 セクションを更新。
HD IOB のプリミティブ IBUF_IBUFDISABLE、IBUFDS_IBUFDISABLE、および IBUFDS_DIFF_OUT_IBUFDISABLE を削除。
シングルエンド入力バッファー プリミティブ 全体を通じて IBUF_IBUFDISABLE を削除。
図 1 新しい図を追加。
差動入力バッファー プリミティブ 全体を通して IBUFDISABLE を INTERMDISABLE に置き換え。
差動双方向バッファー プリミティブ 全体を通じてプリミティブ名を修正。
2020 年 7 月 29 日、バージョン 1.0
初版。 N/A