次の表に、CCIX VC1 コンフィギュレーションの説明を示します。
名前 | 方向 | 幅 | 説明 |
---|---|---|---|
cfg_vc1_enable | 出力 | 1 |
|
cfg_vc1_negotiation_pending | 出力 | 1 |
|
cfg_ccix_edr_data_rate_change_req | 出力 | 1 |
EDR データ レート (20GT/s または 25GT/s) に移行する前にアサートされます (アクティブ High)。アサートされると、ユーザー デザインは VC0 および VC1 データパスの両方から保留中のすべての TLP を除去する必要があります。この信号は、cfg_ccix_edr_data_rate_change_ack がアサートされるとディアサートされます。cfg_ccix_edr_data_rate_change_ack は、cfg_ccix_edr_data_rate_change_req がディアサートされるまでアサートしておく必要があります。 |
cfg_ccix_edr_data_rate_change_ack | 入力 | 1 |
cfg_ccix_edr_data_rate_change_req がアサートされ、VC0 および VC1 データパスの両方から保留中のすべての TLP が除去されると、ユーザー デザインによってアサートされます (アクティブ High)。この信号は、cfg_ccix_edr_data_rate_change_req がディアサートされるまでアサートしておく必要があります。 |
cfg_edr_enable | 出力 | 1 |
物理ファンクション #0、CCIX トランスポートのステートを反映します。 |