CCIX のアーキテクチャ

Versal ACAP CPM CCIX アーキテクチャ マニュアル (AM016)

Document ID
AM016
Release Date
2020-11-24
Revision
1.1 日本語

この章では、CCIX モードで使用する場合の CPM の各種コンポーネントについて説明します。CCB (Cache Coherency Block) は CPM キャッシュおよびコヒーレンシ アーキテクチャの基盤です。CCB は、オンチップおよびオフチップのプロセッシング ノードおよびメモリに対する CCIX ゲートウェイの役割を果たします。CCIX ゲートウェイの機能は、CHI-B と PCI Express トランスポート インターコネクトを組み合わせて実現します。CCIX モードにおける PCI Express 用統合ブロックのトランスポート要件は、CCIX 対応 PCIe コントローラー で説明しています。この章では、その他のブロックについて詳しく説明します。次の図に、CPM ブロックのアーキテクチャの詳細を示します。クロック スピードの詳細は、データシートを参照してください。 CCB は、プログラマブル ロジック (PL) にあるローカル アクセラレータとその他の CCIX デバイス (ホストを含む) の間のコヒーレンシを管理します。PL 内のアクセラレータと CCB は 2 つの CHI-B インターフェイスで接続されます。このうち 1 つは、非同期 CPI モジュールと L2 キャッシュを介して CCB に接続します。もう 1 つは、非同期 CPI モジュールを介して CCB に接続します。CCB から PS および NoC を経由して DDR に接続するためのメモリ ポート (AXI4 インターフェイス) は 2 つあります。