AIE のアレイ インターフェイスと同様に、AIE-ML アレイ インターフェイスは、デバイスのその他のブロックとの接続に必要な機能を提供します。このアレイ インターフェイスは、PL インターフェイス タイルと NoC インターフェイス タイルで構成され、デバイスごとに 1 つのコンフィギュレーション インターフェイス タイルがあります。次に、AIE アレイ インターフェイスからの変更点を示します。AIE-ML アレイ インターフェイスは次の機能を備えています。
- AIE-ML アレイ インターフェイス DMA (外部メモリに対する読み出しと書き込み)
- 32 ビット境界にアライメントした開始アドレスをサポート
- 3D アドレス生成および反復ステート オフセット。単一のバッファー ディスクリプター (BD) をコンフィギュレーションして、後続の転送ごとにインクリメンタル オフセットをベース アドレスに追加します。また、境界にアライメントした、外部メモリへの 32 ビット アドレスもサポートします。
- タスク キューとタスク完了トークン
- S2MM のアウトオブオーダー パケット転送と Finish-on-TLAST 機能をサポート (圧縮されたスピル、および中間結果の外部メモリへのリストアが可能)
- タスク キューとタスク完了トークン
- 16 個のセマフォ ロックと 6 ビット符号なしロック ステートをサポートするロック デザイン
- 1 つのストリーム FIFO (ストリーム スイッチ)。AIE アレイ インターフェイスの 2 つから 1 つ減少しています。
- 新機能のための制御レジスタとステータス レジスタを追加
- メモリ マップド AXI4 インターフェイスにより、読み出しおよび書き込み帯域幅を拡大