AIE-ML アレイ インターフェイスの機能

Versal アダプティブ SoC AIE-ML アーキテクチャ マニュアル (AM020)

Document ID
AM020
Release Date
2023-11-10
Revision
1.2 日本語
メモリ マップド AXI4 インターコネクト
NoC から受信したメモリ マップド AXI4 要求を AIE-ML アレイ内部に転送するための機能を備えています。
AXI4 マスター: インターフェイス-DMA
NoC を経由したデバイスのその他の部分 (外部メモリを含む) へのメモリ マップド アクセス。
AXI4-Stream インターコネクト
AIE-ML タイルのストリーミング インターコネクト機能を利用します。
AIE-ML から PL へのインターフェイス
AIE-ML の PL モジュールは、PL と直接通信します。クロック乗せ換え処理のための非同期 FIFO があります。
AIE-ML から NoC へのインターフェイス
AIE-ML から NoC へのモジュールは、128 ビット NoC ストリームと 32 ビット AIE-ML ストリームを双方向に変換します。NoC コンポーネント (NMU および NSU) へのインターフェイス ロジックを提供します。NMU と NSU は、AIE-ML とは別の電源ドメインに属するため、レベル変換が実行されます。
ハードウェア ロック
AIE-ML タイル内の対応するユニットを利用し、アレイ インターフェイスを外部メモリとの双方向 DMA 転送に同期させます。このモジュールには、AIE-ML アレイ インターフェイスまたは外部メモリ マップド AXI4 マスターからアクセスできます。ロック モジュールには 16 個のセマフォ ロックがあり、ロック ステートは符号なし 6 ビットです。
デバッグ、トレース、およびプロファイリング
AIE-ML タイルのすべての機能を利用して、ローカル イベントのデバッグ、トレース、およびプロファイリングを実行します。