AIE-ML アレイのコンフィギュレーション

Versal アダプティブ SoC AIE-ML アーキテクチャ マニュアル (AM020)

Document ID
AM020
Release Date
2023-11-10
Revision
1.2 日本語

AIE-ML アレイのコンフィギュレーションには、電源投入時の AIE-ML アレイ コンフィギュレーションと、AIE-ML アレイのパーシャル リコンフィギュレーションの大きく 2 通りあります。次に、AIE-ML アレイとコンフィギュレーション インターフェイス、および NoC を経由して PS とプラットフォーム管理コントローラー (PMC) を接続するレジスタの概略図を示します。

図 1. NoC と NPI を使用した AIE-ML アレイの構成

PS や PMC など、任意のメモリ マップド AXI4 マスターが、NoC を使用して AIE-ML アレイ内のすべてのメモリ マップド AXI4 レジスタを設定できます。グローバル レジスタは NPI アドレス空間にマップされるため、アレイ コンフィギュレーション インターフェイス タイル内のグローバル レジスタ (PLL コンフィギュレーション、グローバル リセット、セキュリティ ビットなど) は、NPI インターフェイスを使用してプログラムできます。