AIE-ML タイルのプログラム メモリ

Versal アダプティブ SoC AIE-ML アーキテクチャ マニュアル (AM020)

Document ID
AM020
Release Date
2023-11-10
Revision
1.2 日本語

AIE-ML には、VLIW 命令の格納に使用できる 16KB のローカル プログラム メモリがあります。プログラム メモリには、次の 2 つのインターフェイスがあります。

  • メモリ マップド AXI4 インターフェイス
  • AIE-ML インターフェイス

外部マスターは、メモリ マップド AXI4 インターフェイスを使用してプログラム メモリに対して読み出しまたは書き込みを実行できます。AIE-ML は 128 ビット幅のインターフェイスを利用してプログラム メモリから命令をフェッチします。AIE-ML からプログラム メモリへは読み出しのみ可能で、書き込みはできません。メモリ マップド AXI4AIE-ML から同時にプログラム メモリにアクセスするには、メモリを複数のバンクに分割し、プログラム メモリの相互排他な領域にアクセスします。アクセスの競合を避け、同じバンクへ複数のアクセスが発生した場合に優先度を割り当てるためにアービトレーション ロジックが必要です。