| AIE | AIE-ML 1 | |
|---|---|---|
| アレイ構造 | チェッカーボード | すべての行が同じ |
| カスケード インターフェイス | 384 ビット幅 水平方向 |
512 ビット幅 水平および垂直方向 |
| タイル ストリーム インターフェイス | 2 × 32 ビット入力、2 × 32 ビット出力 | 1 × 32 ビット入力、1 × 32 ビット出力 |
| サイクルあたりのメモリ ロード/ストア | 512/256 ビット | 512/256 ビット |
| 高度な DSP 機能 | あり | なし |
| タイルあたりの INT4 演算数 | 256 | 1024 2 |
| タイルあたりの INT8 演算数 | 256 | 512 |
| タイルあたりの INT16 演算数 | 64 | 128 |
| タイルあたりの INT32 演算数 | 16 | 32 4 |
| タイルあたりの bfloat16 浮動小数点演算数 | – | 256 |
| タイルあたりの FP32 浮動小数点演算数 | 16 | 42 3 |
| タイルあたりのデータ メモリ | 32KB | 64KB |
| タイルあたりのプログラム メモリ | 16KB | 16KB |
| メモリ タイル | – | 512KB |
| プログラマブル ロジック (PL) から AIE アレイへの帯域幅 | 1X | 1X |
| タイルのローカル メモリ DMA | – | 次をサポート
|
| ローカル メモリ ロック | ブール型 | セマフォ |
|
||