メモリ タイルを使用した AIE/AIE-ML データ移動

AIE-ML アーキテクチャには AIE-ML メモリ タイルが導入されており、AIE-ML アレイ内のオンチップ メモリが大幅に増加しています。この新しいファンクション ユニットにより、ML アプリケーションにおける PL リソース (ブロック RAM と URAM を含む) の使用量が削減されます。次の図に、全体的な概念を示します。

ML アプリケーションの特性と必要な帯域幅に応じて、AIE-ML のデータ移動アーキテクチャでは、活性化値と重みのいずれか、または両方を AIE-ML メモリ タイルに格納するデータフロー マップが可能です。次の図に、AIE-ML アーキテクチャでサポートされるいくつかのデータ マップの例を示します。