メモリと DMA を使用した AIE-ML タイルから AIE-ML タイルへのデータ通信

Versal アダプティブ SoC AIE-ML アーキテクチャ マニュアル (AM020)

Document ID
AM020
Release Date
2023-11-10
Revision
1.2 日本語

前のセクションで説明した通信は、1 個の AIE-ML タイル内、または隣接する 2 つの AIE-ML タイル間のものです。隣接しない AIE-ML タイルの場合、次の図に示すように各 AIE-ML タイルに関連付けられたメモリ モジュール内で DMA を使用して同様の通信を確立できます。各メモリ モジュール内のピンポン バッファーは、ローカル メモリを使用した AIE-ML から AIE-ML へのデータ通信 で説明した方法と同様に、ロックを使用して同期をとります。隣接するタイルとの通信に比べ、このモードでは通信レイテンシが長くなり、必要なメモリ リソースが増大するという大きな違いがあります。

図 1. 隣接しない 2 つの AIE-ML タイル間のデータ通信