製品の詳細

T2 テレコム アクセラレータ カード データシート (DS1000)

Document ID
DS1000
Release Date
2022-06-08
Revision
1.0 日本語
表 1. T2 テレコム アクセラレータ カードの仕様
仕様 T2 テレコム アクセラレータ カード
製品 SKU

TA-T2-P6G-PQ-EV (暗号化イネーブル)

TA-T2-P6G-PQ-DV (暗号化ディスエーブル)

PCIe® レーン

Gen3 x16

Gen4 x16 (2 つの Gen4 x8 への分岐サポート)

総熱設計電力 55W
標準電気設計電力見積もり (想定されるパフォーマンスの場合) 51W
最大電気設計電力見積もり (想定されるパフォーマンスの場合) 60W
熱冷却ソリューション パッシブ
重量 351 g
オンボード メモリ

プログラマブル ロジック (PL): 4 GB x72 (64 ビット + 8 ビット ECC) のバンク x 1

プロセッシング システム (PS): 2 GB x 40 (32 ビット + 8 ビット ECC) のバンク x 1

Zynq UltraScale+ RFSoC デバイスの PL の合計容量 4 GB

Zynq UltraScale+ RFSoC デバイスの PS の合計容量 2 GB

フォーム ファクター HHHL
SoC リソース XCZU48DR-2FSVG1517E
アプリケーション プロセッシング ユニット (APU) 最大 1.3 GHz の 64 ビット クワッド コア Arm® Cortex®-A53 MPCore
リアルタイム プロセッシング ユニット (RPU) 最大 600 MHz のデュアルコア Arm® Cortex®-R5F MPCore
ネットワーク インターフェイス なし
システム ロジック セル 930,000
ルックアップ テーブル 425,000
DSP スライス 4,272
最大分散 RAM (Mb) 13
UltraRAM (Mb) 22.5
総ブロック RAM (Mb) 38
SD-FEC 8
パッケージ FSVG1517 (40 x 40 mm)

Zynq UltraScale+ RFSoC デバイスは、T2 カード アーキテクチャの中核となります。このデバイスの詳細は、Zynq UltraScale+ RFSoC 製品セレクション ガイド』を参照してください。

図 1. T2 カード の概略ブロック図

PCIe コネクタ/データ レート

T2 カードは、PCI Express Base Specification Revision 3.1』 (登録が必要) に準拠しており、16.0 GT/s (Gen 4) データ レートまでをサポートします。PCI Express フィンガーは 16 レーン (x16) をサポートしますが、Gen4 x8 モードではこれらの 16 レーンは 2 つの x8 PCIe インターフェイスに分岐されます。

DDR メモリ インターフェイス

データ バッファリング アプリケーションでは、Zynq UltraScale+ RFSoC は外部 DDR4 チップに接続されます。
  • Zynq UltraScale+ RFSoC PL に、1 つのメモリ コントローラーを 4 つの ECC (PL) 付き 64 ビット DDR4 インターフェイスと共にインプリメントできます。各 64 ビット チャネルには、4 GB のメモリを挿入できます。
  • Zynq UltraScale+ RFSoC PS に、1 つのメモリ コントローラーを 2 つの ECC (PS) 付き 32 ビット DDR4 インターフェイスと共にインプリメントできます。各 32 ビット チャネルには、2 GB のメモリを挿入できます。
  • DDR4 メモリの動作周波数は 1200 MHz/2400 MTPS です。

サテライト コントローラー

T2 カードには、電圧、電流、温度を制御および監視するため、TI MSP432 サテライト コントローラーが搭載されています。ホスト サーバー ボード管理コントローラー (BMC) はこのサテライト コントローラーにアウトオブバンド通信を使用してアクセスし、T2 カードを監視および制御できます。ザイリンクスでは、SMBUS を介する MCTP 上で PLDM プロトコルをサポートしており、DMTF 規格に準拠しています。

のパフォーマンス

仮想化では、レイテンシの影響を受けやすい計算負荷の高い関数を大幅にアクセラレーションする必要があります。次の T2 カードのパフォーマンス メトリクスは、カードの基準デザインのラボにおける計測に基づいています。

次の表に、ポートのピーク スループットおよび平均レイテンシを示します。ZU48DR デバイスには 8 つの SD-FEC コアがあり、必要なスループットを達成するため、LDPC エンコーダー/デコーダーまたはターボ デコーダーとして設定できます。

アップリンク (デコード) またはダウンリンク (エンコード) の組み合わせは、T2 カード に柔軟にインプリメントできます。T2 カード は、ルックアサイド 5G L1 アクセラレーション用に Gen3 x16 または Gen4 x8 (約 100 Gb/s) の PCIe パフォーマンスを使用します。

表 2. L1 LDPC のパフォーマンス
コンフィギュレーション SD-FEC コアごとのスループット 平均レイテンシ
エンコーダー 33 Gb/s <10 μs
デコーダー 12 Gb/s <10 μs