100Gb/s イーサネット用統合ブロックを使用したソリューションに関する資料および詳細は、
UltraScale+ Integrated 100G Ethernet MAC/PCS
から入手できます。
『UltraScale アーキテクチャおよび製品データシート: 概要』 (DS890) に、各 Zynq UltraScale+ MPSoCに含まれるブロック数が記載されています。
シンボル | 説明 | スピード グレードおよび VCCINT 動作電圧 | 単位 | ||||
---|---|---|---|---|---|---|---|
0.90V | 0.85V | 0.72V | |||||
-3 | -2 | -1 | -2 | -1 | |||
CAUI-10 モード | |||||||
FTX_CLK | 送信クロック | 390.625 | 390.625 | 322.266 | 322.266 | 322.266 | MHz |
FRX_CLK | 受信クロック | 390.625 | 390.625 | 322.266 | 322.266 | 322.266 | MHz |
FRX_SERDES_CLK | 受信シリアライザー/デシリアライザー クロック | 390.625 | 390.625 | 322.266 | 322.266 | 322.266 | MHz |
FDRP_CLK | ダイナミック リコンフィギュレーション ポート クロック | 250.00 | 250.00 | 250.00 | 250.00 | 250.00 | MHz |
CAUI-4、CAUI-4 + RS-FEC、RS-FEC トランスコード バイパス モード | |||||||
FTX_CLK | 送信クロック | 390.625 | 322.266 | 322.266 | 322.266 | N/A | MHz |
FRX_CLK | 受信クロック | 390.625 | 322.266 | 322.266 | 322.266 | N/A | MHz |
FRX_SERDES_CLK | 受信シリアライザー/デシリアライザー クロック | 390.625 | 322.266 | 322.266 | 322.266 | N/A | MHz |
FDRP_CLK | ダイナミック リコンフィギュレーション ポート クロック | 250.00 | 250.00 | 250.00 | 250.00 | N/A | MHz |