PL の I/O レベル

Zynq UltraScale+ MPSoC データシート: DC 特性および AC スイッチ特性 (DS925)
Document ID
DS925
Release Date
2023-12-26
Revision
1.26 日本語
表 1. HD I/O バンクの SelectIO の DC 入力および出力レベル
I/O 規格 1, 2 VIL VIH VOL VOH IOL IOH
V、最小 V、最大 V、最小 V、最大 V、最大 V、最小 mA mA
HSTL_I -0.300 VREF – 0.100 VREF + 0.100 VCCO + 0.300 0.400 VCCO – 0.400 8.0 -8.0
HSTL_I_18 -0.300 VREF – 0.100 VREF + 0.100 VCCO + 0.300 0.400 VCCO – 0.400 8.0 -8.0
HSUL_12 -0.300 VREF – 0.130 VREF + 0.130 VCCO + 0.300 20% VCCO 80% VCCO 0.1 -0.1
LVCMOS12 -0.300 35% VCCO 65% VCCO VCCO + 0.300 0.400 VCCO – 0.400 注記 3 注記 3
LVCMOS15 -0.300 35% VCCO 65% VCCO VCCO + 0.300 0.450 VCCO – 0.450 注記 4 注記 4
LVCMOS18 -0.300 35% VCCO 65% VCCO VCCO + 0.300 0.450 VCCO – 0.450 注記 4 注記 4
LVCMOS25 -0.300 0.700 1.700 VCCO + 0.300 0.400 VCCO – 0.400 注記 4 注記 4
LVCMOS33 -0.300 0.800 2.000 3.400 0.400 VCCO – 0.400 注記 4 注記 4
LVTTL -0.300 0.800 2.000 3.400 0.400 2.400 注記 4 注記 4
SSTL12 -0.300 VREF – 0.100 VREF + 0.100 VCCO + 0.300 VCCO/2 – 0.150 VCCO/2 + 0.150 14.25 -14.25
SSTL135 -0.300 VREF – 0.090 VREF + 0.090 VCCO + 0.300 VCCO/2 – 0.150 VCCO/2 + 0.150 8.9 -8.9
SSTL135_II -0.300 VREF – 0.090 VREF + 0.090 VCCO + 0.300 VCCO/2 – 0.150 VCCO/2 + 0.150 13.0 -13.0
SSTL15 -0.300 VREF – 0.100 VREF + 0.100 VCCO + 0.300 VCCO/2 – 0.175 VCCO/2 + 0.175 8.9 -8.9
SSTL15_II -0.300 VREF – 0.100 VREF + 0.100 VCCO + 0.300 VCCO/2 – 0.175 VCCO/2 + 0.175 13.0 -13.0
SSTL18_I -0.300 VREF – 0.125 VREF + 0.125 VCCO + 0.300 VCCO/2 – 0.470 VCCO/2 + 0.470 8.0 -8.0
SSTL18_II -0.300 VREF – 0.125 VREF + 0.125 VCCO + 0.300 VCCO/2 – 0.600 VCCO/2 + 0.600 13.4 -13.4
  1. 適切な仕様に基づいてテストを実施しています。
  2. デフォルトの I/O 規格コンフィギュレーションを使用して指定された規格です。詳細は、 『UltraScale アークテクチャ SelectIO リソース ユーザー ガイド』 (UG571) を参照してください。
  3. HD I/O バンクでは、4、8、または 12mA の駆動電流をサポートしています。
  4. HD I/O バンクでは、4、8、12、または 16mA の駆動電流をサポートしています。
表 2. HP I/O バンクの SelectIO の DC 入力および出力レベル
I/O 規格 1, 2, 3 VIL VIH VOL VOH IOL IOH
V、最小 V、最大 V、最小 V、最大 V、最大 V、最小 mA mA
HSTL_I -0.300 VREF – 0.100 VREF + 0.100 VCCO + 0.300 0.400 VCCO – 0.400 5.8 -5.8
HSTL_I_12 -0.300 VREF – 0.080 VREF + 0.080 VCCO + 0.300 25% VCCO 75% VCCO 4.1 -4.1
HSTL_I_18 -0.300 VREF – 0.100 VREF + 0.100 VCCO + 0.300 0.400 VCCO – 0.400 6.2 -6.2
HSUL_12 -0.300 VREF – 0.130 VREF + 0.130 VCCO + 0.300 20% VCCO 80% VCCO 0.1 -0.1
LVCMOS12 -0.300 35% VCCO 65% VCCO VCCO + 0.300 0.400 VCCO – 0.400 注記 4 注記 4
LVCMOS15 -0.300 35% VCCO 65% VCCO VCCO + 0.300 0.450 VCCO – 0.450 注記 5 注記 5
LVCMOS18 -0.300 35% VCCO 65% VCCO VCCO + 0.300 0.450 VCCO – 0.450 注記 5 注記 5
LVDCI_15 -0.300 35% VCCO 65% VCCO VCCO + 0.300 0.450 VCCO – 0.450 7.0 -7.0
LVDCI_18 -0.300 35% VCCO 65% VCCO VCCO + 0.300 0.450 VCCO – 0.450 7.0 -7.0
SSTL12 -0.300 VREF – 0.100 VREF + 0.100 VCCO + 0.300 VCCO/2 – 0.150 VCCO/2 + 0.150 8.0 -8.0
SSTL135 -0.300 VREF – 0.090 VREF + 0.090 VCCO + 0.300 VCCO/2 – 0.150 VCCO/2 + 0.150 9.0 -9.0
SSTL15 -0.300 VREF – 0.100 VREF + 0.100 VCCO + 0.300 VCCO/2 – 0.175 VCCO/2 + 0.175 10.0 -10.0
SSTL18_I -0.300 VREF – 0.125 VREF + 0.125 VCCO + 0.300 VCCO/2 – 0.470 VCCO/2 + 0.470 7.0 -7.0
MIPI_DPHY_ DCI_LP 6 -0.300 0.550 0.880 7 VCCO + 0.300 0.050 1.100 0.01 -0.01
  1. 適切な仕様に基づいてテストを実施しています。
  2. デフォルトの I/O 規格コンフィギュレーションを使用して指定された規格です。詳細は、 『UltraScale アークテクチャ SelectIO リソース ユーザー ガイド』 (UG571) を参照してください。
  3. POD10 および POD12 DC 入力および出力レベルは、表 3、表 8、表 9 に示します。
  4. HP I/O バンクでは、2、4、6、または 8mA の駆動電流をサポートしています。
  5. HP I/O バンクでは、2、4、6、8、または 12mA の駆動電流をサポートしています。
  6. MIPI_DPHY_DCI の低電力オプションです。
  7. 1500 Mb/s より高いデータ レートで動作している場合、最小の VIH は 0.790V です。MIPI D-PHY のデータ レートについては、 表 3 で説明されています。
表 3. シングルエンド POD10/POD12 I/O 規格の DC 入力レベル
I/O 規格 1, 2 VIL VIH
V、最小 V、最大 V、最小 V、最大
POD10 -0.300 VREF – 0.068 VREF + 0.068 VCCO + 0.300
POD12 -0.300 VREF – 0.068 VREF + 0.068 VCCO + 0.300
  1. 適切な仕様に基づいてテストを実施しています。
  2. デフォルトの I/O 規格コンフィギュレーションを使用して指定された規格です。詳細は、 『UltraScale アークテクチャ SelectIO リソース ユーザー ガイド』 (UG571) を参照してください。
表 4. 差動 SelectIO の DC 入力および出力レベル
I/O 規格 VICM (V) 1 VID (V) 2 VILHS 3 VIHHS 3 VOCM (V) 4 VOD (V) 5
最小 標準 最大 最小 標準 最大 最小 最大 最小 標準 最大 最小 標準 最大
SUB_LVDS 8 0.500 0.900 1.300 0.070 – – – – 0.700 0.900 1.100 0.100 0.150 0.200
LVPECL 0.300 1.200 1.425 0.100 0.350 0.600 – – – – – – – –
SLVS_400_18 0.070 0.200 0.330 0.140 – 0.450 – – – – – – – –
SLVS_400_25 0.070 0.200 0.330 0.140 – 0.450 – – – – – – – –
MIPI_DPHY_ DCI_HS 9 , 10 0.070 – 0.330 0.070 – – -0.040 0.460 0.150 0.200 0.250 0.140 0.200 0.270
  1. VICM は入力同相電圧です。
  2. VID は入力差動電圧 (Q – Q) です。
  3. VIHHS および VILHS はシングルエンド入力で、それぞれ High と Low 電圧です。
  4. VOCM は出力同相電圧です。
  5. VOD は出力差動電圧 (Q – Q) です。
  6. 表 1 に LVDS_25 を示します。
  7. 表 1 に LVDS を示します。
  8. SUB_LVDS レシーバーは HP I/O バンクおよび HD I/O バンクでサポートされています。SUB_LVDS トランスミッターは HP I/O バンクでのみサポートされています。
  9. MIPI_DPHY_DCI の高速オプションです。VID の最大値は規格の仕様に従っています。VIN 仕様も満たしている限り、より高い VID が許容されます。
  10. 1500 Mb/s より高いデータ レートで動作している場合、最小の VID は 0.040V です。MIPI D-PHY のデータ レートについては、 表 3 で説明されています。
表 5. HD I/O バンクの相補差動 SelectIO の DC 入力および出力レベル
I/O 規格 VICM (V) 1 VID (V) 2 VOL (V) 3 VOH (V) 4 IOL IOH
最小 標準 最大 最小 最大 最大 最小 mA mA
DIFF_HSTL_I 0.300 0.750 1.125 0.100 – 0.400 VCCO – 0.400 8.0 -8.0
DIFF_HSTL_I_18 0.300 0.900 1.425 0.100 – 0.400 VCCO – 0.400 8.0 -8.0
DIFF_HSUL_12 0.300 0.600 0.850 0.100 – 20% VCCO 80% VCCO 0.1 -0.1
DIFF_SSTL12 0.300 0.600 0.850 0.100 – (VCCO/2) – 0.150 (VCCO/2) + 0.150 14.25 -14.25
DIFF_SSTL135 0.300 0.675 1.000 0.100 – (VCCO/2) – 0.150 (VCCO/2) + 0.150 8.9 -8.9
DIFF_SSTL135_II 0.300 0.675 1.000 0.100 – (VCCO/2) – 0.150 (VCCO/2) + 0.150 13.0 -13.0
DIFF_SSTL15 0.300 0.750 1.125 0.100 – (VCCO/2) – 0.175 (VCCO/2) + 0.175 8.9 -8.9
DIFF_SSTL15_II 0.300 0.750 1.125 0.100 – (VCCO/2) – 0.175 (VCCO/2) + 0.175 13.0 -13.0
DIFF_SSTL18_I 0.300 0.900 1.425 0.100 – (VCCO/2) – 0.470 (VCCO/2) + 0.470 8.0 -8.0
DIFF_SSTL18_II 0.300 0.900 1.425 0.100 – (VCCO/2) – 0.600 (VCCO/2) + 0.600 13.4 -13.4
  1. VICM は入力同相電圧です。
  2. VID は入力差動電圧です。
  3. VOL はシングルエンド低出力電圧です。
  4. VOH はシングルエンド高出力電圧です。
表 6. HP I/O バンクの相補差動 SelectIO の DC 入力および出力レベル
I/O 規格 1 VICM (V) 2 VID (V) 3 VOL (V) 4 VOH (V) 5 IOL IOH
最小 標準 最大 最小 最大 最大 最小 mA mA
DIFF_HSTL_I 0.680 VCCO/2 (VCCO/2) + 0.150 0.100 – 0.400 VCCO – 0.400 5.8 -5.8
DIFF_HSTL_I_12 0.400 x VCCO VCCO/2 0.600 x VCCO 0.100 – 0.250 x VCCO 0.750 x VCCO 4.1 -4.1
DIFF_HSTL_I_18 (VCCO/2) – 0.175 VCCO/2 (VCCO/2) + 0.175 0.100 – 0.400 VCCO – 0.400 6.2 -6.2
DIFF_HSUL_12 (VCCO/2) – 0.120 VCCO/2 (VCCO/2) + 0.120 0.100 – 20% VCCO 80% VCCO 0.1 -0.1
DIFF_SSTL12 (VCCO/2) – 0.150 VCCO/2 (VCCO/2) + 0.150 0.100 – (VCCO/2) – 0.150 (VCCO/2) + 0.150 8.0 -8.0
DIFF_SSTL135 (VCCO/2) – 0.150 VCCO/2 (VCCO/2) + 0.150 0.100 – (VCCO/2) – 0.150 (VCCO/2) + 0.150 9.0 -9.0
DIFF_SSTL15 (VCCO/2) – 0.175 VCCO/2 (VCCO/2) + 0.175 0.100 – (VCCO/2) – 0.175 (VCCO/2) + 0.175 10.0 -10.0
DIFF_SSTL18_I (VCCO/2) – 0.175 VCCO/2 (VCCO/2) + 0.175 0.100 – (VCCO/2) – 0.470 (VCCO/2) + 0.470 7.0 -7.0
  1. DIFF_POD10 および DIFF_POD12 HP I/O バンクの仕様は、表 7、表 8、表 9 に示します。
  2. VICM は入力同相電圧です。
  3. VID は入力差動電圧です。
  4. VOL はシングルエンド低出力電圧です。
  5. VOH はシングルエンド高出力電圧です。
表 7. 差動 POD10/POD12 I/O 規格の DC 入力レベル
I/O 規格 1, 2 VICM (V) VID (V)
最小 標準 最大 最小 最大
DIFF_POD10 0.63 0.70 0.77 0.14 –
DIFF_POD12 0.76 0.84 0.92 0.16 –
  1. 適切な仕様に基づいてテストを実施しています。
  2. デフォルトの I/O 規格コンフィギュレーションを使用して指定された規格です。詳細は、 『UltraScale アークテクチャ SelectIO リソース ユーザー ガイド』 (UG571) を参照してください。
表 8. シングルエンドおよび差動 POD10/POD12 規格の DC 出力レベル
シンボル 説明 1、2 VOUT 最小 標準 最大 単位
ROL プルダウン抵抗 VOM_DC (表 9 のとおり) 36 40 44 Ω
ROH プルアップ抵抗 VOM_DC (表 9 のとおり) 36 40 44 Ω
  1. 適切な仕様に基づいてテストを実施しています。
  2. デフォルトの I/O 規格コンフィギュレーションを使用して指定された規格です。詳細は、 『UltraScale アークテクチャ SelectIO リソース ユーザー ガイド』 (UG571) を参照してください。
表 9. シングルエンドおよび差動 POD10/POD12 規格の DC 出力レベルの定義
シンボル 説明 すべてのスピード グレード 単位
VOM_DC Mid レベルの DC 出力 (IV 曲線の直線性) 0.8 x VCCO V