PS Quad-SPI コントローラー インターフェイス

Zynq UltraScale+ MPSoC データシート: DC 特性および AC スイッチ特性 (DS925)
Document ID
DS925
Release Date
2023-12-26
Revision
1.26 日本語
表 1. 一般的な Quad-SPI インターフェイス
シンボル 説明 1 負荷の条件 2 最小 最大 単位
150MHz で動作する Quad-SPI デバイスのクロック周波数。ループバック有効。 3 LVCMOS 1.8V または LVCMOS 3.3V I/O 規格。
TDCQSPICLK1 Quad-SPI クロックのデューティ サイクル 15pF 45 55 %
TQSPISSSCLK1 スレーブ セレクトのアサートから次のクロック エッジ 15pF 5.0 – ns
TQSPISCLKSS1 クロック エッジからスレーブ セレクトのディアサート 15pF 5.0 – ns
TQSPICKO1 Clock-to-Output 遅延、全出力 15pF 2.9 4.5 ns
TQSPIDCK1 セットアップ タイム、全入力 15pF 0.9 – ns
TQSPICKD1 ホールド タイム、全入力 15pF 1.0 – ns
FQSPICLK1 Quad-SPI デバイスのクロック周波数 15pF – 150 MHz
FQSPIREFCLK1 Quad-SPI の基準クロック周波数 15pF – 300 MHz
100MHz で動作する Quad-SPI デバイスのクロック周波数。ループバック有効。 3 LVCMOS 1.8V または LVCMOS 3.3V I/O 規格。
TDCQSPICLK2 Quad-SPI クロックのデューティ サイクル 15pF 45 55 %
30pF 45 55 %
TQSPISSSCLK2 スレーブ セレクトのアサートから次のクロック エッジ 15pF 5.0 – ns
30pF 5.0 – ns
TQSPISCLKSS2 クロック エッジからスレーブ セレクトのディアサート 15pF 5.0 – ns
30pF 5.0 – ns
TQSPICKO2 Clock-to-Output 遅延、全出力 15pF 3.2 7.4 ns
30pF 3.2 7.4 ns
TQSPIDCK2 セットアップ タイム、全入力 15pF 2.3 – ns
30pF 2.3 – ns
TQSPICKD2 ホールド タイム、全入力 15pF 0.0 – ns
30pF 0.0 – ns
FQSPICLK2 Quad-SPI デバイスのクロック周波数 15pF – 100 MHz
30pF – 100 MHz
FQSPIREFCLK2 Quad-SPI の基準クロック周波数 15pF – 200 MHz
30pF – 200 MHz
40MHz で動作する Quad-SPI デバイスのクロック周波数。ループバック無効。LVCMOS 1.8V I/O 規格。
TDCQSPICLK3 Quad-SPI クロックのデューティ サイクル 15pF 45 55 %
30pF 45 55 %
TQSPISSSCLK3 スレーブ セレクトのアサートから次のクロック エッジ 4 15pF 7.0 – ns
30pF 7.0 – ns
TQSPISCLKSS3 クロック エッジからスレーブ セレクトのディアサート 15pF 7.0 – ns
30pF 7.0 – ns
TQSPICKO3 clock-to-output 遅延、全出力 15pF 5.2 14.8 ns
30pF 5.2 14.8 ns
TQSPIDCK3 セットアップ タイム、全入力 15pF 13.4 – ns
30pF 14.1 – ns
TQSPICKD3 ホールド タイム、全入力 15pF 0.0 – ns
30pF 0.0 – ns
FQSPIREFCLK3 Quad-SPI の基準クロック周波数 15pF – 160 MHz
30pF – 160 MHz
FQSPICLK3 Quad-SPI のクロック周波数 15pF – 40 MHz
30pF – 40 MHz
40MHz で動作する Quad-SPI デバイスのクロック周波数。ループバック無効。LVCMOS 3.3V I/O 規格。
TDCQSPICLK4 Quad-SPI クロックのデューティ サイクル 15pF 45 55 %
30pF 45 55 %
TQSPISSSCLK4 スレーブ セレクトのアサートから次のクロック エッジ 4 15pF 7.0 – ns
30pF 7.0 – ns
TQSPISCLKSS4 クロック エッジからスレーブ セレクトのディアサート 15pF 7.0 – ns
30pF 7.0 – ns
TQSPICKO4 clock-to-output 遅延、全出力 15pF 5.2 14.8 ns
30pF 5.2 14.8 ns
TQSPIDCK4 セットアップ タイム、全入力 15pF 13.9 – ns
30pF 14.9 – ns
TQSPICKD4 ホールド タイム、全入力 15pF 0.0 – ns
30pF 0.0 – ns
FQSPIREFCLK4 Quad-SPI の基準クロック周波数 15pF – 160 MHz
30pF – 160 MHz
FQSPICLK4 Quad-SPI のクロック周波数 15pF – 40 MHz
30pF – 40 MHz
  1. 150/100MHz で動作する一般的な Quad-SPI インターフェイスでは、12mA 駆動電流、Fast スルー レートをテスト条件としています。
  2. 30pF 負荷は、デュアル パラレル スタック モードまたはスタック モードに対してのものです。
  3. Quad-SPI のクロック周波数が 40 MHz を超える場合、Quad-SPI フィードバックバック クロック (MIO[6]) を PCW (プロセッシング システム コンフィギュレーション ウィザード) で有効にし、関連する MIO[6] (clk_for_lpbk) ピンをボード上で未接続のままにしておく必要があります。
  4. TQSPISSSCLK3 および TQSPISSSCLK4 は、2 つの基準クロック サイクルがチップ セレクトとクロックの間にプログラムされた場合のみ有効です。
表 2. リニア Quad-SPI インターフェイス
シンボル 説明 1 負荷の条件 2 最小 最大 単位
100MHz で動作する Quad-SPI デバイスのクロック周波数。ループバック有効。 3 LVCMOS 1.8V または LVCMOS 3.3V I/O 規格。
TDCQSPICLK5 Quad-SPI クロックのデューティ サイクル 15pF 45 55 %
30pF 45 55 %
TQSPISSSCLK5 スレーブ セレクトのアサートから次のクロック エッジ 4 15pF 5.0 – ns
30pF 5.0 – ns
TQSPISCLKSS5 クロック エッジからスレーブ セレクトのディアサート 15pF 5.0 – ns
30pF 5.0 – ns
TQSPICKO5 clock-to-output 遅延、全出力 15pF 3.2 7.4 ns
30pF 3.2 7.4 ns
TQSPIDCK5 セットアップ タイム、全入力 15pF 2.4 – ns
30pF 2.4 – ns
TQSPICKD5 ホールド タイム、全入力 15pF 0.0 – ns
30pF 0.0 – ns
FQSPIREFCLK5 Quad-SPI の基準クロック周波数 15pF – 200 MHz
30pF – 200 MHz
FQSPICLK5 Quad-SPI デバイスのクロック周波数 15pF – 100 MHz
30pF – 100 MHz
40MHz で動作する Quad-SPI デバイスのクロック周波数。ループバック無効。LVCMOS 1.8V I/O 規格。
TDCQSPICLK6 Quad-SPI クロックのデューティ サイクル 15pF 45 55 %
30pF 45 55 %
TQSPISSSCLK6 スレーブ セレクトのアサートから次のクロック エッジ 15pF 7.0 – ns
30pF 7.0 – ns
TQSPISCLKSS6 クロック エッジからスレーブ セレクトのディアサート 15pF 7.0 – ns
30pF 7.0 – ns
TQSPICKO6 clock-to-output 遅延、全出力 15pF 5.2 14.8 ns
30pF 5.2 14.8 ns
TQSPIDCK6 セットアップ タイム、全入力 15pF 13.4 – ns
30pF 13.4 – ns
TQSPICKD6 ホールド タイム、全入力 15pF 0.0 – ns
30pF 0.0 – ns
FQSPIREFCLK6 Quad-SPI の基準クロック周波数 15pF – 160 MHz
30pF – 160 MHz
FQSPICLK6 Quad-SPI デバイスのクロック周波数 15pF – 40 MHz
30pF – 40 MHz
40MHz で動作する Quad-SPI デバイスのクロック周波数。ループバック無効。LVCMOS 3.3V I/O 規格。
TDCQSPICLK7 Quad-SPI クロックのデューティ サイクル 15pF 45 55 %
30pF 45 55 %
TQSPISSSCLK7 スレーブ セレクトのアサートから次のクロック エッジ 15pF 7.0 – ns
30pF 7.0 – ns
TQSPISCLKSS7 クロック エッジからスレーブ セレクトのディアサート 15pF 7.0 – ns
30pF 7.0 – ns
TQSPICKO7 clock-to-output 遅延、全出力 15pF 5.2 14.8 ns
30pF 5.2 14.8 ns
TQSPIDCK7 セットアップ タイム、全入力 15pF 14.0 – ns
30pF 14.0 – ns
TQSPICKD7 ホールド タイム、全入力 15pF 0.0 – ns
30pF 0.0 – ns
FQSPIREFCLK7 Quad-SPI の基準クロック周波数 15pF – 160 MHz
30pF – 160 MHz
FQSPICLK7 Quad-SPI デバイスのクロック周波数 15pF – 40 MHz
30pF – 40 MHz
  1. 100MHz で動作するリニア Quad-SPI インターフェイスでは、12mA 駆動電流、Fast スルー レートをテスト条件としています。
  2. 30pF の負荷は、スタック モードに対してのものです。
  3. Quad-SPI のクロック周波数が 40 MHz を超える場合、Quad-SPI フィードバックバック クロック (MIO[6]) を PCW (プロセッシング システム コンフィギュレーション ウィザード) で有効にし、関連する MIO[6] (clk_for_lpbk) ピンをボード上で未接続のままにしておく必要があります。
  4. TQSPISSSCLK5 は、2 つの基準クロック サイクルがチップ セレクトとクロックの間にプログラムされた場合のみ有効です。