| シンボル | 説明 1 | 最小 | 最大 | 単位 |
|---|---|---|---|---|
| SD/SDIO インターフェイス DDR50 モード | ||||
| TDCDDRCLK | SD デバイスのクロックのデューティ サイクル | 45 | 55 | % |
| TSDDDRCKO1 | clock-to-output 遅延、データ 2 | 1.0 | 6.8 | ns |
| TSDDDRIVW | 入力有効データ ウィンドウ 3 | 3.5 | – | ns |
| TSDDDRDCK2 | 入力セットアップ タイム、コマンド | 4.7 | – | ns |
| TSDDDRCKD2 | 入力ホールド タイム、コマンド | 1.5 | – | ns |
| TSDDDRCKO2 | Clock-to-Output 遅延、コマンド | 1.0 | 13.8 | ns |
| FSDDDRCLK | 高速モードの SD デバイス クロック周波数 | – | 50 | MHz |
| SD/SDIO インターフェイス SDR104 | ||||
|
TDCSDHSCLK1 |
SD デバイスのクロックのデューティ サイクル | 40 | 60 | % |
| TSDSDRCKO1 | clock-to-output 遅延、全出力 2 | 1.0 | 3.2 | ns |
| TSDSDR1IVW | 入力有効データ ウィンドウ 3 | 0.5 | – | UI |
| FSDSDRCLK1 | SDR104 モードのデバイス クロック周波数 | – | 200 | MHz |
| SD/SDIO インターフェイス SDR50/25 | ||||
|
TDCSDHSCLK2 |
SD デバイスのクロックのデューティ サイクル | 40 | 60 | % |
| TSDSDRCKO2 | clock-to-output 遅延、全出力 2 | 1.0 | 6.8 | ns |
| TSDSDR2IVW | 入力有効データ ウィンドウ 3 | 0.3 | – | UI |
| FSDSDRCLK2 | SDR50 モードのデバイス クロック周波数 | – | 100 | MHz |
| SDR25 モードのデバイス クロック周波数 | – | 50 | MHz | |
| SD/SDIO インターフェイス SDR12 | ||||
|
TDCSDHSCLK3 |
SD デバイスのクロックのデューティ サイクル | 40 | 60 | % |
| TSDSDRCKO3 | Clock-to-Output 遅延、全出力 | 1.0 | 36.8 | ns |
| TSDSDRDCK3 | 入力セットアップ タイム、全入力 | 10.0 | – | ns |
| TSDSDRCKD3 | 入力ホールド タイム、全入力 | 1.5 | – | ns |
| FSDSDRCLK3 | SDR12 モードのデバイス クロック周波数 | – | 25 | MHz |
| 高速モードの SD/SDIO インターフェイス | ||||
| TDCSDHSCLK | SD デバイスのクロックのデューティ サイクル | 47 | 53 | % |
| TSDHSCKO | clock-to-output 遅延、全出力 2 | 2.2 | 13.8 | ns |
| TSDHSDIVW | 入力有効データ ウィンドウ 3 | 0.35 | – | UI |
| FSDHSCLK | 高速モードの SD デバイス クロック周波数 | – | 50 | MHz |
| 標準モードの SD/SDIO インターフェイス | ||||
| TDCSDSCLK | SD デバイスのクロックのデューティ サイクル | 45 | 55 | % |
| TSDSCKO | Clock-to-Output 遅延、全出力 | -2.0 | 4.5 | ns |
| TSDSDCK | 入力セットアップ タイム、全入力 | 2.0 | – | ns |
| TSDSCKD | 入力ホールド タイム、全入力 | 2.0 | – | ns |
| FSDIDCLK | 識別モードのクロック周波数 | – | 400 | kHz |
| FSDSCLK | 標準モードの SD デバイス クロック周波数 | – | 19 | MHz |
|
||||