| 標準モードの eMMC インターフェイス |
| TDCEMMCHSCLK
|
eMMC クロックのデューティ サイクル |
45 |
55 |
% |
| TEMMCHSCKO
|
Clock-to-Output 遅延、全出力 |
-2.0 |
4.5 |
ns |
| TEMMCHSDCK
|
入力セットアップ タイム、全入力 |
2.0 |
– |
ns |
| TEMMCHSCKD
|
入力ホールド タイム、全入力 |
2.0 |
– |
ns |
| FEMMCHSCLK
|
eMMC クロック周波数 |
– |
25 |
MHz |
| 高速モードの eMMC SDR インターフェイス |
| TDCEMMCHSCLK
|
高速モードの eMMC SDR クロック デューティ サイクル |
45 |
55 |
% |
| TEMMCHSCKO
|
clock-to-output 遅延、全出力
2
|
3.2 |
16.8 |
ns |
| TEMMCHSDIVW
|
入力有効データ ウィンドウ
3
|
0.4 |
– |
UI |
| FEMMCHSCLK
|
高速モードの eMMC SDR クロック周波数 |
– |
50 |
MHz |
| 高速モードの eMMC DDR インターフェイス |
| TDCEMMCDDRCLK
|
高速モードの eMMC DDR クロック デューティ サイクル |
45 |
55 |
% |
| TEMMCDDRSCKO1
|
データ Clock-to-Out 遅延
2
|
2.7 |
7.3 |
ns |
| TEMMCDDRIVW
|
入力有効データ ウィンドウ
3
|
3.5 |
– |
ns |
| TEMMCDDRSCKO2
|
コマンド clock-to-out 遅延 |
3.2 |
16 |
ns |
| TEMMCDDRDCK2
|
コマンド入力セットアップ タイム |
3.9 |
– |
ns |
| TEMMCDDRCKD2
|
コマンド入力ホールド タイム |
2.5 |
– |
ns |
| FEMMCDDRCLK
|
高速モードの eMMC DDR クロック周波数 |
– |
50 |
MHz |
| eMMC HS200 インターフェイス |
| TDCEMMCHS200CLK
|
eMMC HS200 のクロックのデューティ サイクル |
40 |
60 |
% |
| TEMMCHS200CKO
|
clock-to-output 遅延、全出力
2
|
1.0 |
3.4 |
ns |
| TEMMCSDR1IVW
|
入力有効データ ウィンドウ
3
|
0.4 |
– |
UI |
| FEMMCHS200CLK
|
eMMC HS200 クロック周波数 |
– |
200 |
MHz |
- eMMC 標準モードでは、8mA 駆動電流、Fast スルー レート、30pF 負荷をテスト条件としています。eMMC 高速モードでは、12mA 駆動電流、Fast スルー レート、30pF 負荷をテスト条件としています。その他の eMMC モードでは、12mA 駆動電流、Fast スルー レート、15pF 負荷をテスト条件としています。
- この仕様は、あらかじめ決まった DLL 調整を使用して得られるものです。
- この仕様は、DLL 調整を使用して入力データをキャプチャするために必要です。
|