TDCGEMTXCLK
|
送信クロックのデューティ サイクル |
45 |
55 |
% |
TGEMTXCKO
|
TXD 出力 clock-to-out 時間 |
-0.5 |
0.5 |
ns |
TGEMRXDCK
|
RXD 入力セットアップ タイム |
0.8 |
– |
ns |
TGEMRXCKD
|
RXD 入力ホールド タイム |
0.8 |
– |
ns |
TMDIOCLK
|
MDC 出力クロック周期 |
400 |
– |
ns |
TMDIOCKL
|
MDC Low 時間 |
160 |
– |
ns |
TMDIOCKH
|
MDC High 時間 |
160 |
– |
ns |
TMDIODCK
|
MDIO 入力データ セットアップ タイム |
80 |
– |
ns |
TMDIOCKD
|
MDIO 入力データ ホールド タイム |
0.0 |
– |
ns |
TMDIOCKO
|
MDIO 出力データ遅延タイム |
-1.0 |
15 |
ns |
FGETXCLK
|
RGMII_TX_CLK 送信クロック周波数 |
– |
125 |
MHz |
FGERXCLK
|
RGMII_RX_CLK 受信クロック周波数 |
– |
125 |
MHz |
FENET_REF_CLK
|
イーサネットの基準クロック周波数 |
– |
125 |
MHz |
- LVCMOS 2.5V I/O 規格、12mA 駆動電流、Fast スルー レート、15pF 負荷をテスト条件としています。
|