シンボル | 説明 | スピード グレードおよび VCCINT 動作電圧 | 単位 | ||||
---|---|---|---|---|---|---|---|
0.90V | 0.85V | 0.72V | |||||
-3 | -2 | -1 | -2 | -1 | |||
PL 電源投入タイミング特性 | |||||||
TPL | PS_PROG_B PL レイテンシ | 7.5 | 7.5 | 7.5 | 7.5 | 7.5 | ms、最大 |
PL 電源投入から PL のコンフィギュレーション準備が整うまでのパワーオン リセット (立ち上がり時間 40ms) | 65 | 65 | 65 | 65 | 65 | ms、最大 | |
0 | 0 | 0 | 0 | 0 | ms、最小 | ||
PL 電源投入から PL のコンフィギュレーション準備が整うまでのパワーオン リセット (POR オーバーライドを使用、立ち上がり時間 2ms) | 15 | 15 | 15 | 15 | 15 | ms、最大 | |
5 | 5 | 5 | 5 | 5 | ms、最小 | ||
TPS_PROG_B | PL プログラム パルス幅 | 250 | 250 | 250 | 250 | 250 | ns、最小 |
内部コンフィギュレーション アクセス ポート | |||||||
FICAPCK |
内部コンフィギュレーション アクセス ポート (ICAPE3) | 200 | 200 | 200 | 150 | 150 | MHz、最大 |
DNA ポートのスイッチ | |||||||
FDNACK | DNA ポート周波数 (DNA_PORT) | 200 | 200 | 200 | 175 | 175 | MHz、最大 |
STARTUPE3 ポート | |||||||
FCFGMCLK | STARTUPE3 CFGMCLK 出力周波数 | 50.00 | 50.00 | 50.00 | 50.00 | 50.00 | MHz、標準 |
FCFGMCLKTOL | STARTUPE3 CFGMCLK 出力周波数偏差 | ±15 | ±15 | ±15 | ±15 | ±15 | %、最大 |
TDCI_MATCH | DCI (デジタル制御インピーダンス) の一致信号がアサートされるまでスタートアップ サイクルで待機する時間 | 4 | 4 | 4 | 4 | 4 | ms、最大 |
|