改訂履歴

表 1 と 表 1: V_CCO の説明を更新し、POR_OVERRIDE ピンの V_IN についての注記を追加。

XAZU3T および XCZU3T の 表 1 を更新。

表 2 の注記 7、表 4 の注記 10 を更新。

表 1、表 1、および 表 1 で、XAZU3TEG デバイスの -1Q、-1I、-1LI スピード グレード/温度グレードを Production リリース、および Vivado Design Suite 2023.2.1 v1.06 に更新。

表 1 で、SBVA484、UBVA494、UBVA530 パッケージの DDR4 パフォーマンス値を更新。

表 1 の注記 2 を更新。

表 1、表 1、および表 1 で、XCZU3TCG および XCZU3TEG デバイスの -2E、-2I、-1E、-1I、-2LE、-1LI スピード グレード/温度グレードを Production リリース、および Vivado Design Suite 2023.1.2 v1.04 に更新。

表 1、表 2、表 3、表 1、および 表 2 で、このリリースにあわせて XCZU3T スピード ファイルを更新。

表 1 の XCZU3T パッケージ スキュー値を更新。

表 1 および 表 2 に Quad-SPI フィードバック クロック MIO[6] ピンついての注記を追加。

表 3 に記載の LPDDR4 DRAM のタイプをダイからランクに変更。

表 4 の注記 1 に T_POR が T_POR,MAX であることを明記。

利用可能なスピード グレードおよび動作電圧 の説明箇所を更新。

表 1 に XCZU1 の静止電流を追加。

表 1 に XCZU1 のパワーオン電流を追加。

表 1、表 1、および表 1 で、XCZU1CG および XCZU1EG デバイスの -2E、-2I、-1E、-1I、-2LE、-1LI スピード グレード/温度グレードを Production リリース、および Vivado Design Suite 2021.2.1 v1.29 に更新。

表 3 で、すべてのメモリ規格に対して UBVA494 および UBVA530 パッケージを追加し、注記 6 を追加。

表 1、表 2、表 3、表 1、および 表 2 で、このリリースにあわせて XCZU1 スピード ファイルを更新。

表 1 の XCZU1 パッケージ スキュー値を更新。

UBVA530 パッケージを追加するよう 表 1 に T_SOL を追加。

内部 V_REF、差動終端、温度ダイオード (理想係数と直列抵抗) の仕様記載位置を変更 (表 1)。

表 5、表 3、その他の該当する表に UBVA530 パッケージを追加。

注記 8 (LPDDR3 クワッド ダイ パッケージのデバイスはサポートされていません) を 表 3 に追加。

表 1 の注記 7 を更新。

PS DDR I/O のリーク電流を 表 1 の I_L に追加。

表 1 を Vivado Design Suite 2020.1.1 に更新。XA、XC、および XQ デバイスのバージョンを変更。表 1 で、XAZU7EV -1I (V_CCINT = 0.85V) および XAZU11EG -1I (V_CCINT = 0.85V) を Production に更新。表 1 で Production の XAZU7EV および XAZU11EG のソフトウェアおよびスピード仕様のバージョンを Vivado tools 2020.1.1 v1.30 に更新。

PCI Express 用の PS-GTR は共通アーキテクチャでのみサポートされることを記するため、表 5 に 1 を追加。

表 3 を SBVA484 および SFRA484 の全スピード グレードについて説明するよう更新。

-1LI (V_CCINT = 0.72V) スピード/温度グレードに誤って記載されていた XAZU7EV および XAZU11EG を削除。-1I スピード/温度グレードの XAZU7EV および XAZU11EG を 表 1 および 表 1 に追加。表 1 を Vivado Design Suite 2019.2.2 v1.27 に合わせて更新。

表 4 に注記 kpn1500674155216.html#kpn1500674155216__li_plio_diffio_mipi_dphy_mpsoc を追加。表 5 の IOPLL_TO_FPD 最大周波数のシンボルおよび説明を更新。

表 1 で、QPLL0 ライン レート範囲の -1 (V_CCINT = 0.85V) 出力分周値 1 について最大ライン レートを増加し、注記 2 および 3 を更新。

表 1、表 1、および 表 1 で、XAZU7EV デバイスと XAZU11EG デバイスの -1I (V_CCINT = 0.85V)、-1Q (V_CCINT = 0.85V)、および -1LI (V_CCINT = 0.72V) スピード/温度グレードを Vivado Design Suite 2019.1.1 v1.26 での Production リリースに追加。

表 2 に注記 kpn1500674155216.html#kpn1500674155216__li_plio_hpio_mipi_dphy_vihmin を追加。Vivado Design Suite v2019.1.1 以降のツールを使用して設計した XC および XA デバイスに、表 3 に示す MIPI PHY トランスミッター/レシーバーのパフォーマンスを向上させる機能を追加。

表 1 にリストしたデバイスを Vivado Design Suite 2019.1 v1.25 でのリリースに更新。

表 3 記載のすべての I グレード デバイスの PS DDR 最小データ レートを更新。

表 2 の注記 1 を更新。

表 6 の注記 4 に -1Q および -1M を追加。

表 1 から PCI Express Gen4 サポートを削除。

表 3 の注記 4 および 6 を更新。

ビデオ コーデック ユニットのパフォーマンス の表を更新。

表 1、表 1、および 表 1 で、XQZU5EV、XQZU7EV、および XQZU15EG デバイスの -2I、-1I、-1M、および -1LI スピード/温度グレードを Vivado Design Suite 2018.2.2 v1.22 での Production リリースに追加。

表 1、表 2、表 3 の注記 3 を更新。表 1 の V_IDIFF の説明を更新。表 1 で、電源センサー誤差の T_j 条件を –55°C に変更。

表 1、表 1、表 3、表 5、表 1、およびInterlaken 用統合インターフェイス ブロックに、SFRC784、FFRB900、FFRB1156、FFRC1156 パッケージを追加。

表 6 で、スピード グレードについての注記を更新。

表 1、表 1、表 1、表 1、表 2、表 3、表 1、表 2、および表 1 に、XQZU5EV、XQZU7EV、および XQZU15EG デバイスを追加。

表 1、表 1、および表 1 で、XCZU4EG、XCZU4EV、XCZU5EG、XCZU5EV、XCZU6EG、XCZU7EG、XCZU7EV、および XCZU9EG デバイスの -3E スピード/温度グレードを Vivado Design Suite 2018.2.1 v1.21 での Production リリースに変更。

表 2 の LVDS RX DDR 最大値について注記 5 を追加。

表 1 に記載の値、322.223 を 322.266 に更新。

表 1 に注記 1 および 2 を追加。

表 1、表 1、および表 1 で、XAZU4EV および XAZU5EV デバイスの -1Q スピード/温度グレードを Vivado Design Suite 2018.2 v1.20 での Production リリースに変更。

表 1、表 1、および表 1 で、XCZU11EG、XCZU15EG、XCZU17EG、および XCZU19EG デバイスの -3E スピード/温度グレードを Vivado Design Suite 2018.1 v1.19 での Production リリースに変更。

多くの表に XAZU4EV および XAZU5EV デバイスを追加。

表 1 で、V_{CCINT_VCU} の仕様を変更、T_J にオートモーティブ (Q) 温度を追加、および注記 5 を更新。

表 1、表 2、および表 3 に -1Q に関する注記を追加。

表 1、表 1、および 表 1 で、次のデバイス/スピード/温度グレードを Vivado Design Suite 2017.4.1 v1.18 での Production リリースに更新。

XCZU4CG/XCZU4EG/XCZU4EV: -2LE および -1LI

XCKU15P/XCZU5EG/XCZU5EV: -2LE および -1LI

XCZU7CG/XCZU7EG/XCZU7EV: -2LE および -1LI

XCZU11EG: -2LE および -1LI

XCZU4EV および XAZU5EV: -1LI

Vivado Design Suite 2017.4 v1.17 で、XAZU4EV および XAZU5EV デバイスの -1I スピード/温度グレードを Production リリース。

表 1、表 1、表 2、表 3、表 1、および表 2 で、一部の -3E スピード ファイルを更新。

表 1、表 1、および 表 1 で、次のデバイス/スピード/温度グレードを Vivado Design Suite 2017.4 v1.17 での Production リリースに更新。

XCZU4CG/XCZU4EG/XCZU4EV:-2E、-2I、-1E、-1I

XCZU5CG/XCZU5EG/XCZU5EV:-2E、-2I、-1E、-1I

XCZU7CG/XCZU7EG/XCZU7EV:-2E、-2I、-1E、-1I

XCZU17EG: -2LE および -1LI

XCZU19EG: -2LE および -1LI

表 1で F_INMAX の説明を変更。表 1 に値を追加。表 1 で F_GTYQRANGE2 -1 スピード グレードの最小値を変更。

表 1 で「PL システム モニター」セクションの最小電圧を修正。表 1 に注記 4 を追加。表 2 に注記 1 を追加。

表 1、表 1、および 表 1 で、次のデバイス/スピード/温度グレードを Vivado Design Suite 2017.3.1 v1.16 での Production リリースに更新。

XCZU2CG/XCZU2EG: -2LE および -1LI

XCZU3CG/XCZU3EG: -2LE および -1LI

XCZU6CG/XCZU6EG: -2LE および -1LI

XCZU9CG/XCZU9EG: -2LE および -1LI

XCZU15EG: -2LE および -1LI

XAZU2EG/XAZU3EG: -1LI

表 1、表 2、表 3、表 1、および表 2で、このリリースに合わせてスピード ファイル データを更新。

表 1 および表 2 に、ループバック無効で 40MHz で動作する Quad-SPI デバイスのクロック周波数仕様を追加。

表 1 および表 1 で、XAZU2EG と XAZU3EG の -1I および -1Q スピード/温度範囲の Production リリースに対してスピード ファイル バージョンを修正、XCZU11EG -2E、-2I、-1E、-1I を Vivado Design Suite 2017.3 v1.15 に更新。

電圧は表 1 で説明されているため、表 1 から HD I/O バンクの I/O 入力電圧の V_IN に関する注記を削除。表 1 でパッケージごとの T_SOL を更新。表 1 で V_{CCINT_VCU} を更新。表 1 および表 3 に注記 2 を追加。

Vivado Design Suite 2017.3 v1.14 での XAZU2EG および XAZU3EG Production デバイスの -1I および -1Q スピード/温度範囲を追加。

表 1、表 1、および表 1 で、XCZU11EG の -2E、-2I、-1E、-1I を Vivado Design Suite 2017.3 v1.14 での Production に更新。表 1、表 2、表 3、表 1、および表 2で、このリリースに合わせてスピード ファイル データを更新。

表 1、表 1、および表 1 で、次のデバイス/スピード/温度グレードを Vivado Design Suite 2017.2.1 での Production リリースに更新。

XCZU17EG: -2E、-2I、-1E、-1I

XCZU19EG: -2E、-2I、-1E、-1I

表 1 で、T_SDSDRDCK3 の最小値を変更。表 1で、DIFF_SSTL135_S、DIFF_SSTL15_DCI_S、DIFF_SSTL15_S、DIFF_SSTL18_I_DCI_S、および DIFF_SSTL18_I_S の T_{OUTBUF_DELAY_O_PAD} -2 (V_CCINT = 0.85V) の値を更新。

表 1、表 1、表 1、表 1、表 2、表 3、表 1、および表 2 で、一部の -3E および -1LI/-2LE (V_CCINT = 0.72V) スピード ファイルを更新。

Interlaken 用統合インターフェイス ブロックセクションを更新。

表 1、表 1、および表 1 で、次のデバイス/スピード/温度グレードを Vivado Design Suite 2017.2 での Production リリースに更新。

XCZU15EG: -2E、-2I、-1E、-1I

表 1 の注記 15 を更新。表 1 で、注記 3、注記 6、および MIPI_DPHY_DCI_LP の行を削除。この変更は、DCI 規格と POD 規格が HD I/O バンクでサポートされなくなったためです。

表 3 に注記 5 を追加。表 5 の記述を更新。表 1、表 1、表 1、表 1、表 2、表 3、表 1、および表 2 で、-3E および -1LI/-2LE (V_CCINT = 0.72V) スピード ファイルを更新。表 1 で、F_MAX のシンボル名と値を更新。表 1 に注記 1 を追加。表 1 に注記 3 を追加。

表 1、表 1、表 1 で、次の

デバイス/スピード グレードを Vivado Design Suite 2017.1 での Production に更新。

XCZU2CG および XCZU2EG: –2E、-2I、-1E、-1I

XCZU3CG および XCZU3EG: –2E、-2I、-1E、-1I

XCZU6CG および XCZU6EG: –2E、-2I、-1E、-1I

XCZU9CG および XCZU9EG: –2E、-2I、-1E、-1I

該当する場合は -2E (V_CCINT = 0.85V) スピード グレードを追加。該当する場合は、表 1 の XCZU2 および XCZU3 デバイスから -3E スピード グレードを削除。

表 1 で値および注記 2 を更新。表 1 で、注記を追加または更新。注記を含めて表 1 を更新、注記 6 を追加。表 2 を移動および更新。表 3 を追加。表 1 を更新し、注記 4 を追加。表 1 を更新し、注記 1 を追加。

表 1 の V_ICM を更新。表 3 を更新して注記 1 を削除。表 4 および 表 5 を追加。表 6 を更新、F_FTMCLK を削除。表 1 の T_RFPSCLK を更新。表 4 の注記 1 を更新。表 1 を更新。「PS の NAND メモリ コントローラー インターフェイス」セクションを削除。表 1 を大きく変更、注記 3 を削除。表 2 を大きく変更、注記 1 を更新。表 1 から F_{TSU_REF_CLK} を削除。表 1 を更新、注記 2 および注記 3 を追加。表 1 を更新、注記 2 および注記 3 を追加。表 1 を更新。表 1 を更新して注記 2 を削除。表 1 を更新。PS-GTR トランシーバーセクションの表の多くを更新。表 1 および表 2 を変更。表 5 から注記 8 を削除。

表 1、表 1、表 1、表 1、表 1、表 2、表 3、表 1、および表 2 の値を Vivado Design Suite 2017.1 スピード仕様に合わせて更新。

表 1 および表 1 の値を更新。表 3 に値を追加。表 1 を更新。表 1 の D_VPPOUT を更新。表 3 の値を更新。表 6 に注記 6 を追加。表 7 および 表 8 を更新。表 1 の D_VPPOUT を更新。表 3 の値を更新。表 1 で、-1 (0.85V) 仕様を更新、注記 1 を削除。表 6 で、-1 (0.85V) 仕様を更新、注記 6 を追加。表 7 および表 8 で、28.21 のジッター許容値を追加、注記を更新。Interlaken 用統合インターフェイス ブロックおよび100G Ethernet MAC および PCS 用統合インターフェイス ブロックセクションを更新。コンフィギュレーションのスイッチ特性セクションを更新。表 1 および表 1で表「eFUSE プログラム条件」を削除、仕様を追加。

表 1 で、「プロセッシング システム (PS)」セクションの最大電圧の一部、および「プログラマブル ロジック (PL)」と「GTH または GTY トランシーバー」の仕様を更新。表 1、表 1、表 1、表 3、表 1 を更新。表 1 を含め「電源投入シーケンス」セクションを変更。表 2 に PS および VCU の立ち上がり時間を追加。表 1 の V_ODIFF を更新。表 1 を更新。表 1 に注記 1 を追加。PS メモリ パフォーマンスの 3 つの表を表 1 で置き換え。表 1、表 4、表 5 に値を追加。PS スイッチ特性のセクションから図 (図 1 ～ 16 と図 25 ～ 26) を削除。「PS の NAND メモリ コントローラー インターフェイス」セクションの値を更新。表 2 でデータを追加および更新。表 1 に注記 3 を追加。表 2 に注記 3 を追加。表 1 に注記 1 を追加。表 1 を更新して注記 3 を削除。表 1 にデータを追加。表 5 を更新。表 6 を追加。表 8 を更新。表 1 を更新。表 1 にデータを追加。表 2 に注記 2 を追加。表 5 を更新し、注記 4 を追加。表 1 の V_L および V_H 値を更新。表 1 で、T_{MINPER_CLK} を追加、F_REFCLK を変更、注記 1 を追加。表 1 に MMCM_F_{DPRCLK_MAX} を追加、表 1 に PLL_F_{DPRCLK_MAX} を追加。表 1、表 3、表 2、表 5 にデータを追加し、表 6 の注記を更新。表 7 を更新し、注記 8 を追加。表 8 を更新し、注記 7 を追加。表 1 にプロトコル、注記 1、および注記 2 を追加。「GTH トランシーバー プロトコル ジッター特性」セクションを削除 (これらは表 1 に含まれる)。表 1 に注記 1 を追加。表 1、表 3、表 2、表 5 にデータを追加。表 4 に注記 2 を追加。表 6 に参照の記載を追加。表 7 を更新し、注記 8 を追加。表 8 を更新し、注記 7 を追加。表 1 にプロトコルおよび注記 3 を追加。「GTY トランシーバー プロトコル ジッター特性」セクションを削除 (これらは表 1 に含まれる)。表 1 を更新。表 1 で T_POR を追加、F_ICAPCK を更新。「自動車用のアプリケーションの免責条項」を更新。

概要の説明を更新。表 1 で HP I/O バンクの V_IN を更新、説明とシンボルを更新。表 1 で、I_RPU、I_RPD、および注記 4 を追加、V_{PS_MGTRAVCC}、「PL システム モニター」セクション、注記 3、および注記 5 を更新。表 1 の注記 5 を更新。すべての電源名を含むようPS の電源投入/切断シーケンスセクションを更新。表 1、表 2、表 4 に MIPI_DPHY_DCI を追加。表 1 を更新して V_CCO 仕様を削除し、注記 1 を追加。表 1 に注記 1 を追加。Vivado Design Suite 2016.1 のスピード仕様に合わせて表 1 を更新。表 1 に値を追加。表 2 に -2 の値を追加。表 6 で F_DPLIVEVIDEO を追加、F_FCIDMACLK を更新。表 3 に VCO 周波数を追加。表 4 で T_TPSPOR の最小値を追加、注記 1 を更新。表 5 を追加。表 1 の値を V_CCINT 動作電圧別に更新。表 2 で、F_TCK および T_TAPTCK/T_TCKTAP の値を更新、V_CCINT 動作電圧別の値を追加。「PS の NAND メモリ コントローラー インターフェイス」セクションを更新。表 1 および表 2 の単位および注記 1 を更新。図 6 「Quad-SPI インターフェイス (フィードバック クロックは無効) のタイミング」を削除。表 1 の注記 1 を更新。表 1 で F_{TSI_REF_CLK} を追加、注記 1 を更新。表 1 で T_DCSDHSCLK1、T_DCSDHSCLK2、T_DCSDHSCLK3、および注記 1 を更新。表 1 の注記 1 を変更。表 1 の注記 1 を変更。表 1 を注記 1、注記 2、および注記 3 を含め変更。表 1、表 1、表 1、表 1 の注記 1 を更新。表 2 を更新。表 5 を差し替え。表 1 および 表 1 を更新。表 1 および 表 1 を更新。表 1 に「ブロック RAM および FIFO の clock-to-out 遅延」セクションを追加。表 2 および表 2 の R_IN と C_EXT の値を更新。表 1 で、-2 (0.72V) および -1 (0.72V) の値を更新し、注記 1 を追加。表 4 および 表 4 を追加。表 1 に注記 2 を追加。表 1 を更新。表 6 を更新。Interlaken 用統合インターフェイス ブロックセクションおよび表 1 で、データを更新、注記を追加。表 1 を移動。表 1 の INL を更新。表 1 および表 2 に注記を追加。表「eFUSE プログラム条件」の I_PSFS の説明を更新。