SPI マスター モード インターフェイス |
TDCMSPICLK
|
SPI マスター モード クロックのデューティ サイクル |
45 |
55 |
% |
TMSPISSSCLK
|
スレーブ セレクトのアサートから最初のアクティブ クロック エッジ |
1
2
|
– |
FSPI_REF_CLK サイクル |
TMSPISCLKSS
|
最後のアクティブ クロック エッジからスレーブ セレクトのディアサート |
1
2
|
– |
FSPI_REF_CLK サイクル |
TMSPIDCK
|
MISO の入力セットアップ タイム |
-2.0 |
– |
ns |
TMSPICKD
|
MISO の入力ホールド タイム |
0.3 |
– |
FMSPICLK サイクル |
TMSPICKO
|
MOSI およびスレーブ セレクトの clock-to-out 遅延 |
-2.0 |
5.0 |
ns |
FMSPICLK
|
SPI マスター モード デバイスのクロック周波数 |
– |
50 |
MHz |
FSPI_REF_CLK
|
SPI の基準クロック周波数 |
– |
200 |
MHz |
SPI スレーブ モード インターフェイス |
TSSPISSSCLK
|
スレーブ セレクトのアサートから最初のアクティブ クロック エッジ |
2 |
– |
FSPI_REF_CLK サイクル |
TSSPISCLKSS
|
最後のアクティブ クロック エッジからスレーブ セレクトのディアサート |
2 |
– |
FSPI_REF_CLK サイクル |
TSSPIDCK
|
MOSI の入力セットアップ タイム |
5.0 |
– |
ns |
TSSPICKD
|
MOSI の入力ホールド タイム |
1 |
– |
FSPI_REF_CLK サイクル |
TSSPICKO
|
MISO の clock-to-out 遅延 |
0.0 |
13.0 |
ns |
FSSPICLK
|
SPI スレーブ モード デバイスのクロック周波数 |
– |
25 |
MHz |
FSPI_REF_CLK
|
SPI の基準クロック周波数 |
– |
200 |
MHz |
- LVCMOS 3.3V I/O 規格、12mA 駆動電流、Fast スルー レート、30pF 負荷をテスト条件としています。
- SPI delay_reg0 レジスタで、2 つの SPI_REF_CLK が TMSPISSSCLK に対して CS と CLK の間に、TMSPISCLKSS に対しては CLK と OS の間にプログラムされている場合に有効です。
|