RF-ADC の電気的特性

Zynq UltraScale+ RFSoC データシート: DC 特性および AC スイッチ特性 (DS926)
Document ID
DS926
Release Date
2023-05-16
Revision
1.12 日本語
表 1. ZU2xDR デバイスの RF-ADC の電気的特性
パラメーター コメント/条件 1 最小 標準 2 最大 単位
アナログ入力
精度 12 – – ビット
サンプル レート クワッド ADC タイル チャネルを使用するデバイス 0.5 – 2.058 GS/s
デュアル ADC タイル チャネルを使用するデバイス 1 – 4.096 GS/s
フルスケール入力 入力 100Ω オンダイ終端 3 – 1 – VPPD
– 1 – dBm
アナログ入力帯域幅 フル パワー帯域幅 (-3dB) 3 – 4 – GHz
同相電圧 4 AC カップリング モード、内部バイアスあり – 1.25 – V
チャネル間クロストーク分離 5 FIN = 240MHz – -70 – dBc
FIN = 1.9GHz – -70 – dBc
FIN = 2.4GHz – -70 – dBc
FIN = 3.5GHz – -70 – dBc
  1. テスト条件に特記のない限り、–1dBFS のアナログ入力です。
  2. 標準値は、標準電圧および Tj =25°C の条件で指定されています。
  3. 入力特性の詳細は、S パラメーター I/O ファイルを確認してください。
  4. DC カップリング モードを使用する場合、RF-ADC への入力をバイアスするには VCM 出力ピンを使用してください。
  5. これらの値は 2 つのチャネル (チャネルの組み合わせは任意) のクロストーク ワースト ケースを表しています。
表 2. ZU39DR デバイスの RF-ADC の電気的特性
パラメーター コメント/条件 1 最小 標準 2 最大 単位
アナログ入力
精度 12 – – ビット
サンプル レート クワッド ADC タイル チャネルを使用するデバイス 0.5 – 2.220 GS/s
フルスケール入力 入力 100Ω オンダイ終端 – 1 – VPPD
– 1 – dBm
アナログ入力帯域幅 フル パワー帯域幅 (-3dB) – 5 – GHz
リターン ロス (RL) 3 最大 4GHz – -10 – dB
最大 5GHz – -8 – dB
同相電圧 4 AC カップリング モード、内部バイアスあり – 1.25 – V
チャネル間クロストーク分離 5 FIN = 240MHz – -70 – dBc
FIN = 1.9GHz – -70 – dBc
FIN = 2.4GHz – -70 – dBc
FIN = 3.5GHz – -70 – dBc
FIN = 4.2GHz – -69 – dBc
FIN = 4.9GHz – -67 – dBc
  1. テスト条件に特記のない限り、–1dBFS のアナログ入力です。
  2. 標準値は、標準電圧および Tj =25°C の条件で指定されています。
  3. これは、DC から指定された周波数ポイントのワースト ケース チャネルにおけるリターン ロスです。入力特性は差動 I/O の選択に依存するため、詳細は S パラメーター I/O ファイルを確認してください。RL 基準プレーンは BGA フットプリントの近くに位置し、ボール接点から 2 倍の BGA ピッチ間隔を維持することでマイクロ プローブの電磁妨害を回避します。
  4. DC カップリング モードを使用する場合、RF-ADC への入力をバイアスするには VCM 出力ピンを使用してください。
  5. これらの値は 2 つのチャネル (チャネルの組み合わせは任意) のクロストーク ワースト ケースを表しています。
表 3. ZU4xDR デバイスの RF-ADC の電気的特性
パラメーター コメント/条件 1 最小 標準 2 最大 単位
アナログ入力
精度 14 – – ビット
サンプル レート クワッド ADC タイル チャネルを使用するデバイス 0.5 – 2.5 GS/s
デュアル ADC タイル チャネルを使用するデバイス 1 – 5 GS/s
フル スケール入力 3 入力 100Ω オンダイ終端、DSA 減衰= 20dB の場合 – 1 – VPPD
– 1 – dBm
入力電流の最大許容値 入力 100Ω オンダイ終端、DSA 減衰 ≥ 15dB の場合 – 4.8 – VPPD
– 14.6 – dBm
デジタル減衰範囲 0 – 27 dB
減衰回路ステップ サイズ – 1 – dB
自動減衰 振幅の超過電圧がアサートされると自動的に設定 – 15 – dB
アナログ入力帯域幅 4 フル パワー帯域幅 (-3dB) – 6 – GHz
リターン ロス (RL) 5 最大 4GHz – -12 – dB
最大 6GHz – -10 – dB
最適化された同相電圧範囲 パフォーマンス最適化範囲、AC および DC カップリング モード 6 0.68 0.7 0.72 V
最大同相電圧範囲 超過電圧保護のトリガー前に使用可能な範囲AC および DC カップリング モード 6 0.4 0.7 1 V
チャネル間クロストーク分離 7 FIN = 0 ～ 4GHz – -75 – dBc
FIN = 0 ～ 6GHz – -70 – dBc
  1. テスト条件に特記のない限り、–1dBFS のアナログ入力です。
  2. 標準値は、標準電圧および Tj =40°C の条件で指定されています。
  3. フルスケール レンジは、5MHz の入力トーンに対して ADC をフルスケール出力を駆動するために必要となる、おおよその入力電力として定義されます。フルスケール レンジは、デュアル ADC とクワッド ADC では異なることがあります。また、プロセス、電圧、温度、またはパッケージ タイプによっても変動する可能性があります。一般的な平均値が提供されています。
  4. ADC 帯域幅は RF 入力の帯域幅 (または、入力振幅応答が、低周波数はの基準点である 100MHz に対して 3dB 低下する場所) として定義されます。
  5. これは、DC から指定された周波数ポイントのワースト ケース チャネルにおけるリターン ロスです。入力特性は、チャネルおよびパッケージの選択に依存するため、詳細は S パラメーター I/O ファイルを確認してください。RL 基準プレーンは BGA フットプリントの近くに位置し、ボール接点から 2 倍の BGA ピッチ間隔を維持することでマイクロ プローブの電磁妨害を回避します。
  6. DC カップリング モードを使用する場合、RF-ADC への入力をバイアスするには VCM 出力ピンを使用してください。
  7. これらの値は 2 つのチャネル (チャネルの組み合わせは任意) のクロストーク ワースト ケースを表しています。この仕様は、XCZU46DR-H1760 に対してのみ特性評価されています。
表 4. ZU6xDR デバイスの RF-ADC の電気的特性
パラメーター コメント/条件 1 最小 標準 2 最大 単位
アナログ入力
精度 14 – – ビット
サンプル レート ADC_AVCC = 1.01V の場合のクワッド ADC タイル (-2I、-2LI) 0.5 – 2.95 GS/s
ADC_AVCC = 1.01V の場合のクワッド ADC タイル (-1I、-1LI、-1M) 0.5 – 2.7 GS/s
ADC_AVCC = 1.01V の場合のデュアル ADC タイル (-2I、-2LI) 1 – 5.9 GS/s
ADC_AVCC = 1.01V の場合のデュアル ADC タイル (-1I、-1LI、-1M) 1 – 5.4 GS/s
フルスケール入力 3 入力 100Ω オンダイ終端、DSA 減衰= 20dB の場合 – 1.12 – VPPD
– 2 – dBm
入力電流の最大許容値 入力 100Ω オンダイ終端、DSA 減衰 ≥ 15dB の場合 – 4.8 – VPPD
– 14.6 – dBm
デジタル減衰範囲 0 – 27 dB
減衰回路ステップ サイズ – 1 – dB
自動減衰 振幅の超過電圧がアサートされると自動的に設定 – 15 – dB
アナログ入力帯域幅 4 フル パワー帯域幅 (-3dB) – 7.125 – GHz
リターン ロス (RL) 5 最大 4GHz – -12 – dB
最大 7.125GHz – -10 – dB
最適化された同相電圧範囲 パフォーマンス最適化範囲、AC および DC カップリング モード 6 0.68 0.7 0.72 V
最大同相電圧範囲 超過電圧保護のトリガー前に使用可能な範囲AC および DC カップリング モード 6 0.4 0.7 1 V
チャネル間クロストーク分離 7 FIN = 0 ～ 4GHz – -69 – dBc
FIN = 0 ～ 7.125GHz – -63 – dBc
  1. テスト条件に特記のない限り、–1dBFS のアナログ入力です。
  2. 標準値は、標準電圧および Tj =40°C の条件で指定されています。
  3. フルスケール レンジは、5MHz の入力トーンに対して ADC をフルスケール出力を駆動するために必要となる、おおよその入力電力として定義されます。フルスケール レンジは、デュアル ADC とクワッド ADC では異なることがあります。また、プロセス、電圧、温度、またはパッケージ タイプによっても変動する可能性があります。一般的な平均値が提供されています。
  4. ADC 帯域幅は RF 入力の帯域幅 (または、入力振幅応答が、低周波数はの基準点である 100MHz に対して 3dB 低下する場所) として定義されます。
  5. これは、DC から指定された周波数ポイントのワースト ケース チャネルにおけるリターン ロスです。入力特性は、チャネルおよびパッケージの選択に依存するため、詳細は S パラメーター I/O ファイルを確認してください。RL 基準プレーンは BGA フットプリントの近くに位置し、ボール接点から 2 倍の BGA ピッチ間隔を維持することでマイクロ プローブの電磁妨害を回避します。
  6. DC カップリング モードを使用する場合、RF-ADC への入力をバイアスするには VCM 出力ピンを使用してください。
  7. これらの値は 2 つのチャネル (チャネルの組み合わせは任意) のクロストーク ワースト ケースを表しています。この仕様は、XCZU67DR-E1156 に対してのみ特性評価されています。