ブロック RAM および FIFO のスイッチ特性

Zynq UltraScale+ RFSoC データシート: DC 特性および AC スイッチ特性 (DS926)

Document ID: DS926
Release Date: 2023-05-16
Revision: 1.12 日本語

表 1. ブロック RAM および FIFO のスイッチ特性
シンボル	説明	スピードグレードおよび V_CCINT 動作電圧					単位
		0.85V		0.72V
		-2E/-2I/ -2LE	-1E/-1I/ -1M/-1LI	-2LE	-2LI	-1LI
最大周波数
F_{MAX_WF_NC}	ブロック RAM (WRITE_FIRST および NO_CHANGE モード)	738	645	585	516	516	MHz
F_{MAX_RF}	ブロック RAM (READ_FIRST モード)	637	575	510	495	460	MHz
F_{MAX_FIFO}	ECC を使用しない場合のすべてのモードの FIFO	738	645	585	516	516	MHz
F_{MAX_ECC}	ECC コンフィギュレーションのブロック RAM および FIFO (パイプラインなし)	637	575	510	460	460	MHz
F_{MAX_ECC}	ECC コンフィギュレーションのブロック RAM および FIFO (パイプラインあり) と WRITE_FIRST/NO_CHANGE モードのブロック RAM	738	645	585	516	516	MHz
T_PW ¹	最小パルス幅	542	543	577	578	578	ps
ブロック RAM および FIFO の clock-to-out 遅延
T_{RCKO_DO}	クロック CLK から DOUT 出力までの遅延 (出力レジスタなし)	1.02	1.11	1.46	1.46	1.53	ns、最大
T_{RCKO_DO_REG}	クロック CLK から DOUT 出力までの遅延 (出力レジスタあり)	0.29	0.30	0.42	0.42	0.44	ns、最大
高周波数でのパルス幅の要件を満たすため、MMCM および PLL DUTY_CYCLE 属性を 50% に設定する必要があります。