PCI Express デザイン用統合インターフェイス ブロック

Artix UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性 (DS931)

Document ID
DS931
Release Date
2023-12-26
Revision
1.6 日本語

PCI Express® デザインのソリューションに関する資料および詳細は、 PCI Express から入手できます。 『UltraScale アーキテクチャおよび製品データシート: 概要』 (DS890) に、各 Artix UltraScale+ FPGAに含まれる PCIE4 または PCIE4C ブロック数が記載されています。PCIE4C ブロックには CCIX プロトコルのサポートが含まれます。サポートされるモード、リンク幅、およびリンク速度については、 UltraScale+ Devices Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG213) を参照してください。

表 1. PCIE4 ベースの PCI Express デザインの最大パフォーマンス
シンボル 説明 スピード グレードおよび VCCINT 動作電圧 単位
0.85V 0.72V
-2 -1 -1
FPIPECLK パイプ クロックの最大周波数 250.00 250.00 250.00 MHz
FCORECLK コア クロックの最大周波数 500.00 500.00 250.00 MHz
FDRPCLK DRP クロックの最大周波数 250.00 250.00 250.00 MHz
FMCAPCLK MCAP クロックの最大周波数 1 125.00 125.00 125.00 MHz
  1. Tandem PCIe サポートの詳細は、 UltraScale+ Devices Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG213) を参照してください。
表 2. PCIE4C ベースの PCI Express および CCIX デザインの最大パフォーマンス
シンボル 説明 スピード グレードおよび VCCINT 動作電圧 単位
0.85V 0.72V
-2 -1 -1
FPIPECLK パイプ クロックの最大周波数 250.00 250.00 250.00 MHz
FCORECLK コア クロックの最大周波数 500.00 500.00 250.00 MHz
FCORECLKCCIX CCIX TL インターフェイス クロックの最大周波数 500.00 500.00 N/A MHz
FDRPCLK DRP クロックの最大周波数 250.00 250.00 250.00 MHz
FMCAPCLK MCAP クロックの最大周波数 1 125.00 125.00 125.00 MHz
  1. AU7P、AU10P、および AU15P における Tandem PCIe サポートの詳細は、 UltraScale+ Devices Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG213) を参照してください。