| シンボル | 説明 | スピード グレードおよび VCCINT 動作電圧 | 単位 | ||
|---|---|---|---|---|---|
| 0.85V | 0.72V | ||||
| -2 | -1 | -1 | |||
| 電源投入タイミング特性 | |||||
| TPL | プログラム レイテンシ | 7.5 | 7.5 | 7.5 | ms、最大 |
| TPOR 1、2 | パワーオン リセット (最大立ち上がり時間 40ms) | 65 | 65 | 65 | ms、最大 |
| 0 | 0 | 0 | ms、最小 | ||
| パワーオン リセット (POR オーバーライドを使用、最大立ち上がり時間 2ms) | 15 | 15 | 15 | ms、最大 | |
| 5 | 5 | 5 | ms、最小 | ||
| TPROGRAM | プログラム パルス幅 | 250 | 250 | 250 | ns、最小 |
| CCLK 出力 (マスター モード) | |||||
| TICCK | INIT_B からのマスター CCLK 出力の遅延 | 150 | 150 | 150 | ns、最小 |
| TMCCKL 3 | マスター CCLK クロックの Low 時間のデューティ サイクル | 40/60 | 40/60 | 40/60 | %、最小/最大 |
| TMCCKH | マスター CCLK クロックの High 時間のデューティ サイクル | 40/60 | 40/60 | 40/60 | %、最小/最大 |
| FMCCK | マスター SPI (x1/x2/x4) CCLK 周波数 |
150 | 150 | 125 | MHz、最大 |
| マスター SPI (x8) またはマスター BPI (x8/x16)
4
CCLK 周波数 |
150 | 150 | 125 | ||
| FMCCK_START | コンフィギュレーション開始時のマスター CCLK 周波数 | 2.70 | 2.70 | 2.70 | MHz、標準 |
| FMCCKTOL | 標準 CCLK に対する周波数偏差 (マスター モード) | ±15 | ±15 | ±15 | %、最大 |
| CCLK 入力 (スレーブ モード) | |||||
| TSCCKL | スレーブ CCLK クロックの最小 Low 時間 | 2.5 | 2.5 | 2.5 | ns、最小 |
| TSCCKH | スレーブ CCLK クロックの最小 High 時間 | 2.5 | 2.5 | 2.5 | ns、最小 |
| FSCCK | スレーブ シリアル CCLK 周波数 | 125 | 125 | 125 | MHz、最大 |
| スレーブ SelectMap CCLK 周波数 | 125 | 125 | 125 | ||
| EMCCLK 入力 (マスター モード) | |||||
| TEMCCKL | 外部マスター CCLK の Low 時間 | 2.5 | 2.5 | 2.5 | ns、最小 |
| TEMCCKH | 外部マスター CCLK の High 時間 | 2.5 | 2.5 | 2.5 | ns、最小 |
| FEMCCK | 外部マスター CCLK 周波数 (マスター SPI x1/x2/x4 を使用) | 150 | 150 | 125 | MHz、最大 |
| 外部マスター CCLK 周波数 (マスター SPI x8 またはマスター BPI x8/x16 を使用 4 ) | 150 | 150 | 125 | ||
| 内部コンフィギュレーション アクセス ポート | |||||
| FICAPCK | 内部コンフィギュレーション アクセス ポート (ICAPE3) | 200 | 200 | 150 | MHz、最大 |
| スレーブ シリアル モード プログラム スイッチ | |||||
| TDCCK/TCCKD | DIN セットアップ/ホールド | 3.0/0 | 3.0/0 | 4.0/0 | ns、最小 |
| TCCO | DOUT の clock-to-out | 8.0 | 8.0 | 9.0 | ns、最大 |
| SelectMAP モード プログラム スイッチ | |||||
| TSMDCCK/TSMCCKD | D[31:00] のセットアップ/ホールド | 3.5/0 | 3.5/0 | 4.5/0 | ns、最小 |
| TSMCSCCK/TSMCCKCS | CSI_B のセットアップ/ホールド | 4.0/0 | 4.0/0 | 5.0/0 | ns、最小 |
| TSMWCCK/TSMCCKW | RDWR_B のセットアップ/ホールド | 10.0/0 | 10.0/0 | 11.0/0 | ns、最小 |
| TSMCKCSO | CSO_B の clock-to-out (330Ω のプルアップ抵抗が必要) | 7.0 | 7.0 | 7.0 | ns、最大 |
| TSMCO | リードバックでの D[31:00] の clock-to-out | 8.0 | 8.0 | 8.0 | ns、最大 |
| FRBCCK | リードバック周波数 | 125 | 125 | 125 | MHz、最大 |
| バウンダリスキャン ポートのタイミング仕様 | |||||
| TTAPTCK/TTCKTAP | TMS および TDI のセットアップ/ホールド | 3.0/2.0 | 3.0/2.0 | 3.0/2.0 | ns、最小 |
| TTCKTDO | TCK 立ち下がりエッジから TDO 出力 | 7.0 | 7.0 | 7.0 | ns、最大 |
| FTCK | TCK 周波数 | 66 | 66 | 66 | MHz、最大 |
| BPI マスター フラッシュ モード プログラム スイッチ | |||||
| TBPICCO | A[28:00]、RS[1:0]、FCS_B、FOE_B、FWE_B、ADV_B Clock-to-Out | 10 | 10 | 10 | ns、最大 |
| TBPIDCC/TBPICCD | D[15:00] のセットアップ/ホールド | 3.5/0 | 3.5/0 | 4.5/0 | ns、最小 |
| SPI マスター フラッシュ モード プログラム スイッチ | |||||
| TSPIDCC/TSPICCD | D[03:00] のセットアップ/ホールド | 3.0/0 | 3.0/0 | 4.0/0 | ns、最小 |
| TSPIDCC/TSPICCD | D[07:04] のセットアップ/ホールド | 3.5/0 | 3.5/0 | 4.5/0 | ns、最小 |
| TSPICCM | MOSI の clock-to-out | 8.0 | 8.0 | 8.0 | ns、最大 |
| TSPICCM2 | D[04] の Clock-to-Out | 10.0 | 10.0 | 10.0 | ns、最大 |
| TSPICCFC | FCS_B の Clock-to-Out | 8.0 | 8.0 | 8.0 | ns、最大 |
| TSPICCFC2 | FCS2_B の clock-to-out | 10.0 | 10.0 | 10.0 | ns、最大 |
| DNA ポートのスイッチ | |||||
| FDNACK | DNA ポート周波数 | 200 | 200 | 175 | MHz、最大 |
| STARTUPE3 ポート | |||||
| TUSRCCLKO | STARTUPE3 USRCCLKO 入力ポートから CCLK ピンまでの出力遅延 | 0.25/6.50 | 0.25/7.50 | 0.25/9.00 | ns、最小/最大 |
| TDO | DO[3:0] ポートから D03 ～ D00 ピンまでの出力遅延 | 0.25/7.70 | 0.25/8.40 | 0.25/10.00 | ns、最小/最大 |
| TDTS | DTS[3:0] ポートから D03 ～ D00 ピンまでのトライステート遅延 | 0.25/7.70 | 0.25/8.40 | 0.25/10.00 | ns、最小/最大 |
| TFCSBO | FCSBO ポートから FCS_B ピンまでの出力遅延 | 0.25/7.50 | 0.25/8.40 | 0.25/9.80 | ns、最小/最大 |
| TFCSBTS | FCSBTS ポートから FCS_B ピンまでのトライステート遅延 | 0.25/7.50 | 0.25/8.40 | 0.25/9.80 | ns、最小/最大 |
| TUSRDONEO | USRDONEO ポートから DONE ピンまでの出力遅延 | 0.25/9.40 | 0.25/10.50 | 0.25/12.10 | ns、最小/最大 |
| TUSRDONETS | USRDONETS ポートから DONE ピンまでのトライステート遅延 | 0.25/9.40 | 0.25/10.50 | 0.25/12.10 | ns、最小/最大 |
| TDI | D03 ～ D00 ピンから DI[3:0] ポートまでの入力遅延 | 0.5/3.1 | 0.5/3.5 | 0.5/4.0 | ns、最小/最大 |
| FCFGMCLK | STARTUPE3 CFGMCLK 出力周波数 | 50 | 50 | 50 | MHz、標準 |
| FCFGMCLKTOL | STARTUPE3 CFGMCLK 出力周波数偏差 | ±15 | ±15 | ±15 | %、最大 |
| TDCI_MATCH | DCI (デジタル制御インピーダンス) の一致信号がアサートされるまでスタートアップ サイクルで待機する時間 | 4 | 4 | 4 | ms、最大 |
|
|||||