デバイスの Pin-to-Pin 入力パラメーターのガイドライン

Artix UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性 (DS931)

Document ID: DS931
Release Date: 2023-12-26
Revision: 1.6 日本語

次の表に示す Pin-to-Pin の値は、デバイス中央でのクロックルート配置に基づいています。選択したルート配置が異なると、実際の Pin-to-Pin 値も変わってきます。実際の Pin-to-Pin 値は、Vivado Design Suite のタイミングレポートを確認してください。

表 1. 3.3V HD I/O を使用したグローバルクロック入力のセットアップおよびホールド (MMCM なし)
シンボル	説明		デバイス	スピードグレードおよび V_CCINT 動作電圧			単位
				0.85V		0.72V
				-2	-1	-1
SSTL15 規格を使用した、グローバルクロック入力信号に対する入力セットアップ/ホールドタイム^1、2、3
T_{PSFD_AU7P}	グローバルクロック入力と入力フリップフロップ (またはラッチ) 間 (MMCM なし)	セットアップ	XCAU7P	2.21	2.27	3.75	ns
T_{PHFD_AU7P}		ホールド	XCAU7P	-0.30	-0.30	-0.96	ns
T_{PSFD_AU10P}		セットアップ	XCAU10P	2.07	2.14	3.50	ns
T_{PHFD_AU10P}		ホールド	XCAU10P	-0.23	-0.23	-0.87	ns
T_{PSFD_AU15P}		セットアップ	XCAU15P	2.07	2.14	3.50	ns
T_{PHFD_AU15P}		ホールド	XCAU15P	-0.23	-0.23	-0.87	ns
T_{PSFD_AU20P}		セットアップ	XCAU20P	2.28	2.38	3.83	ns
T_{PHFD_AU20P}		ホールド	XCAU20P	-0.36	-0.36	-1.04	ns
T_{PSFD_AU25P}		セットアップ	XCAU25P	2.28	2.38	3.83	ns
T_{PHFD_AU25P}		ホールド	XCAU25P	-0.36	-0.36	-1.04	ns
T_{PSFD_XAAU10P}		セットアップ	XAAU10P	N/A	2.14	N/A	ns
T_{PHFD_XAAU10P}		ホールド	XAAU10P	N/A	-0.23	N/A	ns
T_{PSFD_XAAU15P}		セットアップ	XAAU15P	N/A	2.14	N/A	ns
T_{PHFD_XAAU15P}		ホールド	XAAU15P	N/A	-0.23	N/A	ns
セットアップおよびホールドタイムは、ワーストケースの条件下 (プロセス、電圧、温度) で計測されています。セットアップタイムは、プロセス、温度変化、および電圧変化が最も緩やかな条件下のグローバルクロック入力信号に対して、ホールドタイムは、プロセス、温度変化、および電圧変化が最も急な条件下のグローバルクロック入力信号に対して計測されています。この表には、1 つのグローバルクロック入力で、アクセス可能なカラムにある垂直クロックラインが 1 本駆動され、アクセス可能な I/O および CLB フリップフロップのクロックがすべて、そのグローバルクロックネットで駆動されている場合の値を示しています。各信号規格の使用によって発生するデューティサイクルのずれは、IBIS を使用して確認してください。

表 2. グローバルクロック入力のセットアップおよびホールド (MMCM あり)
シンボル	説明		デバイス	スピードグレードおよび V_CCINT 動作電圧			単位
				0.85V		0.72V
				-2	-1	-1
SSTL15 規格を使用した、グローバルクロック入力信号に対する入力セットアップ/ホールドタイム^1、2、3
T_{PSMMCMCC_AU7P}	グローバルクロック入力と入力フリップフロップ (またはラッチ) 間 (MMCM あり)	セットアップ	XCAU7P	1.30	1.37	1.37	ns
T_{PHMMCMCC_AU7P}		ホールド	XCAU7P	-0.17	-0.17	-0.14	ns
T_{PSMMCMCC_AU10P}		セットアップ	XCAU10P	1.82	1.95	1.95	ns
T_{PHMMCMCC_AU10P}		ホールド	XCAU10P	-0.21	-0.21	-0.26	ns
T_{PSMMCMCC_AU15P}		セットアップ	XCAU15P	1.82	1.95	1.95	ns
T_{PHMMCMCC_AU15P}		ホールド	XCAU15P	-0.21	-0.21	-0.26	ns
T_{PSMMCMCC_AU20P}		セットアップ	XCAU20P	2.04	2.16	2.16	ns
T_{PHMMCMCC_AU20P}		ホールド	XCAU20P	-0.17	-0.17	-0.23	ns
T_{PSMMCMCC_AU25P}		セットアップ	XCAU25P	2.04	2.16	2.16	ns
T_{PHMMCMCC_AU25P}		ホールド	XCAU25P	-0.17	-0.17	-0.23	ns
T_{PSMMCMCC_XAAU10P}		セットアップ	XAAU10P	N/A	1.95	N/A	ns
T_{PHMMCMCC_XAAU10P}		ホールド	XAAU10P	N/A	-0.21	N/A	ns
T_{PSMMCMCC_XAAU15P}		セットアップ	XAAU15P	N/A	1.95	N/A	ns
T_{PHMMCMCC_XAAU15P}		ホールド	XAAU15P	N/A	-0.21	N/A	ns
セットアップおよびホールドタイムは、ワーストケースの条件下 (プロセス、電圧、温度) で計測されています。セットアップタイムは、プロセス、温度変化、および電圧変化が最も緩やかな条件下のグローバルクロック入力信号に対して、ホールドタイムは、プロセス、温度変化、および電圧変化が最も急な条件下のグローバルクロック入力信号に対して計測されています。この表には、1 つのグローバルクロック入力で、アクセス可能なカラムにある垂直クロックラインが 1 本駆動され、アクセス可能な I/O および CLB フリップフロップのクロックがすべて、そのグローバルクロックネットで駆動されている場合の値を示しています。各信号規格の使用によって発生するデューティサイクルのずれは、IBIS を使用して確認してください。

表 3. サンプリングウィンドウ
説明	スピードグレードおよび V_CCINT 動作電圧			単位
	0.85V		0.72V
	-2	-1	-1
T_{SAMP_BUFG} ¹	610	610	610	ps
T_{SAMP_NATIVE_DPA} ²	100	125	150	ps
T_{SAMP_NATIVE_BISC} ³	60	85	110	ps
このパラメーターは、さまざまな電圧、温度、プロセスでの Artix UltraScale+ FPGA DDR 入力レジスタの総サンプリングエラー数を示します。特性評価では、MMCM を使用して DDR 入力レジスタの動作エッジをキャプチャしています。CLK0 MMCM ジッター、MMCM 精度 (位相オフセット)、MMCM 位相シフト精度が含まれます。ただし、パッケージまたはクロックツリースキューは含まれません。これらのパラメーターは、ダイナミック位相アライメントを使用する場合の RX_BITSLICE の受信サンプリングエラーです。このパラメーターは、ビルトインセルフキャリブレーション (BISC) を使用する場合の RX_BITSLICE の受信サンプリングエラーです。

表 4. ダイナミック位相調整アプリケーションにおける入力ロジックの特性 (コンポーネントモード)
説明	スピードグレードおよび V_CCINT 動作電圧			単位
	0.85V		0.72V
	-2	-1	-1
T_{INPUT_LOGIC_UNCERTAINTY} ¹	40			ps
T_{CAL_ERROR} ²	24			ps
Input_logic_uncertainty には、入力ロジック (入力レジスタ、IDDRE1 または ISERDESE3) に対するセットアップ/ホールドおよびパターン依存のジッターが考慮されています。 IDELAY の精度に基づく量子化の影響に関連したキャリブレーションエラーです。最適なパフォーマンスを得るには、キャリブレーションが入力それぞれに対して実行される必要があります。