ブロック RAM および FIFO のスイッチ特性

Artix UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性 (DS931)
Document ID
DS931
Release Date
2023-12-26
Revision
1.6 日本語
表 1. ブロック RAM および FIFO のスイッチ特性
シンボル 説明 スピード グレードおよび VCCINT 動作電圧 単位
0.85V 0.72V
-2 -1 -1
最大周波数
FMAX_WF_NC ブロック RAM (WRITE_FIRST および NO_CHANGE モード) 738 645 516 MHz
FMAX_RF ブロック RAM (READ_FIRST モード) 637 575 460 MHz
FMAX_FIFO ECC を使用しない場合のすべてのモードの FIFO 738 645 516 MHz
FMAX_ECC ECC コンフィギュレーションのブロック RAM および FIFO (パイプラインなし) 637 575 460 MHz
ECC コンフィギュレーションのブロック RAM および FIFO (パイプラインあり) と WRITE_FIRST/NO_CHANGE モードのブロック RAM 738 645 516 MHz
TPW 1 最小パルス幅 542 543 578 ps
ブロック RAM および FIFO の clock-to-out 遅延
TRCKO_DO クロック CLK から DOUT 出力までの遅延 (出力レジスタなし) 1.02 1.11 1.53 ns、最大
TRCKO_DO_REG クロック CLK から DOUT 出力までの遅延 (出力レジスタあり) 0.29 0.30 0.44 ns、最大
  1. 高周波数でのパルス幅の要件を満たすため、MMCM および PLL DUTY_CYCLE 属性を 50% に設定する必要があります。