入力遅延の計測方法

Artix UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性 (DS931)

Document ID
DS931
Release Date
2023-12-26
Revision
1.6 日本語

次の表に、入力遅延の計測に使用するテスト セットアップ パラメーターを示します。

表 1. 入力遅延の計測方法
説明 I/O 規格の属性 VL 1, 2 VH 1, 2 VMEAS 1, 4 VREF 1, 3, 5
LVCMOS、1.2V LVCMOS12 0.1 1.1 0.6
LVCMOS、LVDCI、HSLVDCI、1.5V LVCMOS15、LVDCI_15、HSLVDCI_15 0.1 1.4 0.75
LVCMOS、LVDCI、HSLVDCI、1.8V LVCMOS18、LVDCI_18、HSLVDCI_18 0.1 1.7 0.9
LVCMOS、2.5V LVCMOS25 0.1 2.4 1.25
LVCMOS、3.3V LVCMOS33 0.1 3.2 1.65
LVTTL、3.3V LVTTL 0.1 3.2 1.65
HSTL (高速トランシーバー ロジック)、クラス I、1.2V HSTL_I_12 VREF – 0.25 VREF + 0.25 VREF 0.6
HSTL、クラス I、1.5V HSTL_I VREF – 0.325 VREF + 0.325 VREF 0.75
HSTL、クラス I、1.8V HSTL_I_18 VREF – 0.4 VREF + 0.4 VREF 0.9
HSUL (高速非終端ロジック)、1.2V HSUL_12 VREF – 0.25 VREF + 0.25 VREF 0.6
SSTL12 (スタブ直列終端ロジック)、1.2V SSTL12 VREF – 0.25 VREF + 0.25 VREF 0.6
SSTL135 および SSTL135 クラス II、1.35V SSTL135、SSTL135_II VREF – 0.2875 VREF + 0.2875 VREF 0.675
SSTL15 および SSTL15 クラス II、1.5V SSTL15、SSTL15_II VREF – 0.325 VREF + 0.325 VREF 0.75
SSTL18、クラス I および II、1.8V SSTL18_I、SSTL18_II VREF – 0.4 VREF + 0.4 VREF 0.9
POD10、1.0V POD10 VREF – 0.2 VREF + 0.2 VREF 0.7
POD12、1.2V POD12 VREF – 0.24 VREF + 0.24 VREF 0.84
DIFF_HSTL、クラス I、1.2V DIFF_HSTL_I_12 0.6 – 0.25 0.6 + 0.25 0 6
DIFF_HSTL、クラス I、1.5V DIFF_HSTL_I 0.75 – 0.325 0.75 + 0.325 0 6
DIFF_HSTL、クラス I、1.8V DIFF_HSTL_I_18 0.9 – 0.4 0.9 + 0.4 0 6
DIFF_HSUL、1.2V DIFF_HSUL_12 0.6 – 0.25 0.6 + 0.25 0 6
DIFF_SSTL、1.2V DIFF_SSTL12 0.6 – 0.25 0.6 + 0.25 0 6
DIFF_SSTL135 および DIFF_SSTL135 クラス II、1.35V DIFF_SSTL135、DIFF_SSTL135_II 0.675 – 0.2875 0.675 + 0.2875 0 6
DIFF_SSTL15 および DIFF_SSTL15 クラス II、1.5V DIFF_SSTL15、DIFF_SSTL15_II 0.75 – 0.325 0.75 + 0.325 0 6
DIFF_SSTL18_I、DIFF_SSTL18_II、1.8V DIFF_SSTL18_I、DIFF_SSTL18_II 0.9 – 0.4 0.9 + 0.4 0 6
DIFF_POD10、1.0V DIFF_POD10 0.5 – 0.2 0.5 + 0.2 0 6
DIFF_POD12、1.2V DIFF_POD12 0.6 – 0.25 0.6 + 0.25 0 6
LVDS (低電圧差動信号)、1.8V LVDS 0.9 – 0.125 0.9 + 0.125 0 6
LVDS_25、2.5V LVDS_25 1.25 – 0.125 1.25 + 0.125 0 6
SUB_LVDS、1.8V SUB_LVDS 0.9 – 0.125 0.9 + 0.125 0 6
SLVS、1.8V SLVS_400_18 0.9 – 0.125 0.9 + 0.125 0 6
SLVS、2.5V SLVS_400_25 1.25 – 0.125 1.25 + 0.125 0 6
LVPECL、2.5V LVPECL 1.25 – 0.125 1.25 + 0.125 0 6
MIPI D-PHY (高速) 1.2V MIPI_DPHY_DCI_HS 0.2 – 0.125 0.2 + 0.125 0 6
MIPI D-PHY (低電力) 1.2V MIPI_DPHY_DCI_LP 0.715 – 0.2 0.715 + 0.2 0 6
  1. LVDCI/HSLVDCI の入力遅延計測方法のパラメーターは、同じ電圧の LVCMOS 規格と共通です。その他すべての DCI 規格のパラメーターは、それぞれ対応する non-DCI 規格と共通です。
  2. 入力波形は VL と VH 間で切り替わります。
  3. 標準、最小、最大それぞれの VREF 値が計測されます。レポートされる遅延は、これら計測値のワースト ケースを反映します。記載されている VREF 値は標準値です。
  4. 計測を開始する入力電圧レベルです。
  5. IBIS モデルで使用される、および/または図 1 に示す VREF/VMEAS パラメーターとは無関係の入力基準電圧です。
  6. 記載されている値は差動入力電圧です。