改訂履歴

Artix UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性 (DS931)

Document ID
DS931
Release Date
2023-12-26
Revision
1.6 日本語

次の表に、この文書の改訂履歴を示します。

セクション 改訂内容
2023 年 12 月 26 日、バージョン 1.6
全般的な更新 XCAU7P のパラメーターを更新し、FCVA289 パッケージを追加。
表 1 および 表 1 POR_OVERRIDE ピンの VIN についての注記を追加。
表 2 および 表 4 1500 Mb/s を超えるデータ レートに関する注記を追加。
AC スイッチ特性スピード グレードProduction シリコンおよびソフトウェアのステータス XCAU7P -2E、-2I、-1E、-1I、-1LI、および -1LI (VCCINT = 0.72V) スピード グレードを Vivado Design Suite 2023.2.1 v1.03 でプロダクション リリースに更新。
表 4 注記 10 を追加。
表 1 注記 12 を追加。
2023 年 9 月 25 日、バージョン 1.5
表 1 および 表 1 VCCO HP I/O の説明にコンフィギュレーション バンク 0 の記載を追加。
表 3
  • UBVA368 および SBVB484 パッケージ (-2 スピード グレード) の HP I/O バンクにおける MIPI D-PHY トランスミッターまたはレシーバー 1 レーンあたりの最大データ レートを 1260 Mb/s から 1500 Mb/s に更新。
  • 注記 2 を追加。
2023 年 5 月 5 日 バージョン 1.4
全般的な更新
  • 文書全体に XCAU7P、XAAU10P 、および XAAU15P デバイスの記載を追加。
  • SBVC484 パッケージを追加。
  • オートモーティブ温度範囲 (Q) と -1Q スピード グレードを追加。
AC スイッチ特性 XCAU10P、XCAU15P、XAAU10P、および XAAU15P P を Vivado Design Suite 2023.1 v1.30 で Production リリースに更新。
表 3 注記 1 を追加。
表 5 注記 5 を追加。
表 1 表の値を更新。
表 1 -1L の最大ラン レートを 11.88 Gb/s に更新し、注記 2 を追加。
表 6 -1L の最大ラン レート 11.88 Gb/s に対応するよう FTXIN、FRXIN、FTXIN2、および FRXIN2 を更新。
表 1 注記 2 を追加。
PCI Express デザイン用統合インターフェイス ブロック 説明箇所を更新。
GTY トランシーバーのスイッチ特性 注記 1 を更新。
2022 年 9 月 6 日 バージョン 1.3
表 1 -2LE についての注記を削除。
表 1 および 表 1 UBVA368 パッケージの XCAU10P および XCAU15P の特性評価中であることを示す注記を削除。
表 1 注記 1 から、特性評価中の UBVA368 パッケージの 12.5GB/s 動作に関する説明を削除。
2022 年 4 月 13 日、バージョン 1.2
推奨動作条件 14 の注記を更新。
表 1 新しい表を追加。
表 4 注記 8 を更新。
AC スイッチ特性 XCAU10P および XCAU15P を Vivado Design Suite 2022.1 v1.29 で Production リリースに更新。
スピード グレード

Vivado Design Suite 2022.1 v1.29 で次のデバイスを下記のスピード/温度グレードに更新。

XCAU10P: -2E、-2I、-1E、-1I、-1LI、-1LI (VCCINT = 0.72V)

XCAU15P: -2E、-2I、-1E、-1I、-1LI、-1LI (VCCINT = 0.72V)

Production シリコンおよびソフトウェアのステータス XCAU10P および XCAU15P の全スピード グレードを Advance から Production に変更。
表 5
  • DDR4 メモリ規格について、FFVB676 および SFVB784 パッケージのデータ レートを更新し、SBVB484 および UBVA368 パッケージのレートを追加。
  • DDR3 メモリ規格について、FFVB676 パッケージのデータ レートを更新し、SBVB484 および UBVA368 パッケージのレートを追加。
  • DDR3L メモリ規格について、FFVB676 パッケージのデータ レートを更新し、SBVB484 および UBVA368 パッケージのレートを追加。
  • QDR IV XP メモリ規格のデータ レートをパッケージ別に記載。
  • RLDRAM 3 メモリ規格について、FFVB676 パッケージのデータ レートを更新し、SBVB484 および UBVA368 パッケージのレートを追加。
  • LPDDR3 メモリ規格について、SBVB484 および UBVA368 パッケージのデータ レートを追加。
  • DDR4 DDP コンポーネントについての注記を削除。
パッケージ パラメーターのガイドライン UBVA368 および SBVB484 パッケージの XCAU10P デバイスと XCAU15P デバイスのパッケージ スキュー値を追加。
表 1 注記 1 に SBVB484 および UBVA368 パッケージを注記。
表 1 PCIe Gen1、2、3、4 プロトコルに更新。
表 1 注記 1 から SFVB784 パッケージの 16.3 Gb/s ライン レートの記載を削除。
2021 年 10 月 20 日 バージョン 1.1
AC スイッチ特性 XCAU20P を Vivado Design Suite 2021.2 v1.28 で Production リリースに更新。
スピード グレード

Vivado Design Suite 2021.2 v1.28 で次のデバイスを下記のスピード/温度グレードに更新。

XCAU20P: -2E、-2I、-1E、-1I、-1LI 

XCAU25P: -1LI (VCCINT = 0.72V)

Production シリコンおよびソフトウェアのステータス

Vivado Design Suite 2021.2 v1.28 で次のデバイスを下記のスピード/温度グレードに更新。

XCAU20P: -2E、-2I、-1E、-1I、-1LI 

XCAU25P: -1LI (VCCINT = 0.72V) は 2021.1.1 から 2021.2 に移動。

静止電流 XCAU10P、XCAU15P、XCAU20P の値を追加。XCAU25P の値を更新。
デバイスの Pin-to-Pin 出力パラメーターのガイドライン XCAU20P の値を追加。
デバイスの Pin-to-Pin 入力パラメーターのガイドライン XCAU20P の値を追加。
パッケージ パラメーターのガイドライン XCAU20P の値を追加。
2021 年 8 月 3 日、バージョン 1.0
初版。 N/A