SelectIO レベル

Versal プライム シリーズ データシート: DC 特性および AC スイッチ特性 (DS956)
Document ID
DS956
Release Date
2024-02-29
Revision
1.10 日本語
表 1. HDIO バンクの SelectIO の DC 入力および出力レベル
I/O 規格 1, 2 VIL VIH VOL VOH IOL IOH
V、最小 V、最大 V、最小 V、最大 V、最大 V、最小 mA mA
HSTL_I_18 -0.300 50% VCCO – 0.100 50% VCCO + 0.100 VCCO + 0.300 0.400 VCCO – 0.400 8.0 -8.0
LVCMOS18 -0.300 35% VCCO 65% VCCO VCCO + 0.300 0.450 VCCO – 0.450 注記 3 注記 3
LVCMOS25 -0.300 0.700 1.700 VCCO + 0.300 0.400 VCCO – 0.400 注記 3 注記 3
LVCMOS33 -0.300 0.800 2.000 3.400 0.400 VCCO – 0.400 注記 3 注記 3
LVTTL -0.300 0.800 2.000 3.400 0.400 2.400 注記 3 注記 3
SSTL18_I -0.300 50% VCCO – 0.125 50% VCCO + 0.125 VCCO + 0.300 VCCO/2 – 0.470 VCCO/2 + 0.470 8.0 -8.0
  1. 適切な仕様に基づいてテストを実施しています。
  2. デフォルトの I/O 規格コンフィギュレーションを使用して指定された規格です。詳細は、 『Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル』 (AM010) を参照してください。
  3. HDIO バンクでは、4、8、または 12 mA の駆動電流をサポートしています。
表 2. XPIO バンクの SelectIO の DC 入力および出力レベル
I/O 規格 1, 2, 3 VIL VIH VOL VOH IOL IOH
V、最小 V、最大 V、最小 V、最大 V、最大 V、最小 mA mA
HSTL_I -0.300 50% VCCO – 0.100 50% VCCO + 0.100 VCCO + 0.300 0.400 VCCO – 0.400 5.8 -5.8
HSTL_I_12 -0.300 50% VCCO – 0.080 50% VCCO + 0.080 VCCO + 0.300 25% VCCO 75% VCCO 4.1 -4.1
HSUL_12 -0.300 50% VCCO – 0.130 50% VCCO + 0.130 VCCO + 0.300 20% VCCO 80% VCCO 0.1 -0.1
LVCMOS12 -0.300 35% VCCO 65% VCCO VCCO + 0.300 0.400 VCCO – 0.400 注記 4 注記 4
LVCMOS15 -0.300 35% VCCO 65% VCCO VCCO + 0.300 0.450 VCCO – 0.450 注記 5 注記 5
LVDCI_15 -0.300 35% VCCO 65% VCCO VCCO + 0.300 0.450 VCCO – 0.450 7.0 -7.0
SSTL12 -0.300 50% VCCO – 0.100 50% VCCO + 0.100 VCCO + 0.300 VCCO/2 – 0.150 VCCO/2 + 0.150 8.0 -8.0
SSTL135 -0.300 50% VCCO – 0.090 50% VCCO + 0.090 VCCO + 0.300 VCCO/2 – 0.150 VCCO/2 + 0.150 9.0 -9.0
SSTL15 -0.300 50% VCCO – 0.100 50% VCCO + 0.100 VCCO + 0.300 VCCO/2 – 0.175 VCCO/2 + 0.175 10.0 -10.0
  1. 適切な仕様に基づいてテストを実施しています。
  2. デフォルトの I/O 規格コンフィギュレーションを使用して指定された規格です。詳細は、 『Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル』 (AM010) を参照してください。
  3. POD10 および POD12 DC 入力および出力レベルは、表 3、表 8、表 9 に示します。
  4. XPIO バンクでは、2、4、6、または 8 mA の駆動電流をサポートしています。
  5. XPIO バンクでは、2、4、6、8、または 12 mA の駆動電流をサポートしています。
表 3. シングルエンド POD10、POD12、LVSTL06_12、および LVSTL_11 I/O 規格の DC 入力レベル
I/O 規格 1, 2 VIL VIH
V、最小 V、最大 V、最小 V、最大
POD10 -0.300 70% VCCO – 0.068 70% VCCO + 0.068 VCCO + 0.300
POD12 -0.300 70% VCCO – 0.068 70% VCCO + 0.068 VCCO + 0.300
LVSTL06_12 -0.300 VCCO/8 – 0.100 VCCO/8 + 0.100 VCCO + 0.300
LVSTL_11 -0.300 VCCO/6 – 0.100 VCCO/6 + 0.100 VCCO + 0.300
  1. 適切な仕様に基づいてテストを実施しています。
  2. デフォルトの I/O 規格コンフィギュレーションを使用して指定された規格です。詳細は、 『Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル』 (AM010) を参照してください。
表 4. MIPI_DPHY の差動 SelectIO の DC 入力および出力レベル
I/O 規格 VICM (V) 1 VID (V) 2 VILHS 3 VIHHS 3 VOCM (V) 4 VOD (V) 5
最小 標準 最大 最小 標準 最大 最小 最大 最小 標準 最大 最小 標準 最大
1.5 GB/s 未満の動作の MIPI_DPHY 7 0.070 – 0.330 0.070 – – -0.040 0.460 0.150 0.200 0.250 0.140 0.200 0.270
1.5 GB/s 超の動作の MIPI_DPHY 7 0.070 – 0.330 0.040 – – -0.040 0.460 0.150 0.200 0.250 0.140 0.200 0.270
  1. VICM は入力同相電圧です。
  2. VID は入力差動電圧 (Q – Q) です。
  3. VIHHS および VILHS はシングルエンド入力で、それぞれ High と Low 電圧です。
  4. VOCM は出力同相電圧です。
  5. VOD は出力差動電圧 (Q – Q) です。
  6. 表 1 に LVDS15 を示します。
  7. MIPI_DPHY の高速オプションです。VID の最大値は規格の仕様に従っています。VIN 仕様も満たしている限り、より高い VID が許容されます。
表 5. HDIO バンクの相補差動 SelectIO の DC 入力および出力レベル
I/O 規格 VICM (V) 1 VID (V) 2 VOL (V) 3 VOH (V) 4 IOL IOH
最小 標準 最大 最小 最大 最大 最小 mA mA
DIFF_HSTL_I_18 0.300 0.900 1.425 0.100 – 0.400 VCCO – 0.400 8.0 -8.0
DIFF_SSTL18_I 0.300 0.900 1.425 0.100 – (VCCO/2) – 0.47 (VCCO/2) + 0.47 8.0 -8.0
LVDS_25 0.300 1.200 1.425 0.100 0.600 – – – –
SUB_LVDS 0.500 0.900 1.300 0.070 – – – – –
LVPECL 0.300 1.200 1.425 0.100 0.600 – – – –
SLVS_400_25 0.070 0.200 0.330 0.140 0.450 – – – –
  1. VICM は入力同相電圧です。
  2. VID は入力差動電圧 (Q – Q) です。
  3. VOL はシングルエンド低出力電圧です。
  4. VOH はシングルエンド高出力電圧です。
表 6. XPIO バンクの相補差動 SelectIO の DC 入力および出力レベル
I/O 規格 1 VICM (V) 2 VID (V) 3 VOL (V) 4 VOH (V) 5 IOL IOH
最小 標準 最大 最小 最大 最大 最小 mA mA
DIFF_HSTL_I 0.680 VCCO/2 (VCCO/2) + 0.150 0.100 – 0.400 VCCO – 0.400 5.8 -5.8
DIFF_HSTL_I_12 0.400 x VCCO VCCO/2 0.600 x VCCO 0.100 – 0.250 x VCCO 0.750 x VCCO 4.1 -4.1
DIFF_HSUL_12 (VCCO/2) – 0.120 VCCO/2 (VCCO/2) + 0.120 0.100 – 20% VCCO 80% VCCO 0.1 -0.1
DIFF_SSTL12 (VCCO/2) – 0.150 VCCO/2 (VCCO/2) + 0.150 0.100 – (VCCO/2) – 0.150 (VCCO/2) + 0.150 8.0 -8.0
DIFF_SSTL135 (VCCO/2) – 0.150 VCCO/2 (VCCO/2) + 0.150 0.100 – (VCCO/2) – 0.150 (VCCO/2) + 0.150 9.0 -9.0
DIFF_SSTL15 (VCCO/2) – 0.175 VCCO/2 (VCCO/2) + 0.175 0.100 – (VCCO/2) – 0.175 (VCCO/2) + 0.175 10.0 -10.0
  1. DIFF_POD10 および DIFF_POD12 XPIO バンクの仕様は、表 7、表 8、および 表 9 に示します。
  2. VICM は入力同相電圧です。
  3. VID は入力差動電圧です。
  4. VOL はシングルエンド低出力電圧です。
  5. VOH はシングルエンド高出力電圧です。
表 7. 差動 POD10、POD12、LVSTL06_12、および LVSTL_11 I/O 規格の DC 入力レベル
I/O 規格 1, 2 VICM (V) VID (V)
最小 標準 最大 最小 最大
DIFF_POD10 0.630 0.700 0.770 0.140 –
DIFF_POD12 0.756 0.840 0.924 0.160 –
DIFF_LVSTL06_12 0.143 0.150 0.157 0.140 –
DIFF_LVSTL_11 0.174 0.183 0.193 0.140 –
  1. 適切な仕様に基づいてテストを実施しています。
  2. デフォルトの I/O 規格コンフィギュレーションを使用して指定された規格です。詳細は、 『Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル』 (AM010) を参照してください。
表 8. シングルエンドおよび差動 POD10、POD12、LVSTL06_12、および LVSTL_11 I/O 規格の DC 出力レベル
I/O 規格 シンボル 説明 1、2、3 VOUT 最小 標準 最大 単位
POD10、POD12 ROL プルダウン抵抗 VOM_DC (表 9 のとおり) 32 40 48 Ω
ROH プルアップ抵抗 VOM_DC (表 9 のとおり) 32 40 48 Ω
LVSTL06_12 ROL プルダウン抵抗 VOCM_DC_LOW 32 40 48 Ω
ROH プルアップ抵抗 VOCM_DC_HIGH 32 40 48 Ω
LVSTL_11 (VOH = 50) ROL プルダウン抵抗 VOM_DC (表 9 のとおり) 32 40 48 Ω
ROH プルアップ抵抗 VOM_DC (表 9 のとおり) 32 40 48 Ω
  1. 適切な仕様に基づいてテストを実施しています。
  2. 許容限界値は、安定した電圧と温度でのキャリブレーション後の仕様値です。
  3. デフォルトの I/O 規格コンフィギュレーションを使用して指定された規格です。詳細は、 『Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル』 (AM010) を参照してください。
表 9. シングルエンドおよび差動 POD10、POD12、LVSTL06_12、および LVSTL_11 I/O 規格の DC 出力レベルの定義
I/O 規格 シンボル 説明 すべてのスピード グレード 単位
POD10、POD12 VOM_DC Mid レベルの DC 出力 (IV 曲線の直線性) 0.8 x VCCO V
LVSTL_11 (VOH = 50) VOM_DC Mid レベルの DC 出力 (IV 曲線の直線性) VCCO/2 V
LVSTL06_12 VOCM_DC_LOW Mid レベルの DC 出力 (IV 曲線の直線性)、ロジック Low 駆動 VCCO/2 V
VOCM_DC_HIGH DC 出力 (IV 曲線の直線性)、ロジック High 駆動 VCCO/2 ～ VCCO/4 V