次の表に、この文書の改訂履歴を示します。
| セクション | 改訂内容 |
|---|---|
| 2024 年 2 月 29 日、バージョン 1.10 | |
| 全般的な更新 |
Vivado Design Suite 2023.2.1 v2.00 を使用する場合の -2MSE、-2MLE、-2MSI、-2MLI、-2LSE、-2LLE、-1MSE、-1MSI、-1MLI、-1LSE、-1LSI、-1LLI スピード グレードの XCVM1102 および XCVM2202 のプロダクション リリースを含めるよう 表 1 を更新。 以下の更新も含む。 |
| 絶対最大定格 | トランシーバーの REFCLK_AC 最大入力電圧を 1.200V から 1.350V に更新。 |
| ブロック RAM のスイッチ特性 | -2LLI の TRCKO_DO および TRCKO_DO_REG 値を変更。 |
| DDR4 および LPDDR4/4X メモリ インターフェイス コントローラー | LPDDR4/4X 省ピン コンポーネント インターフェイスの制限を削除。 |
| 表 2 | VICM 仕様を追加。LVPECL クロックをサポートするため、VIDIFF の最大値 (peak-to-peak) を 800 mV に変更。 |
| GTM トランシーバーのパフォーマンス | すべての AMD Versal™ プライム デバイスをサポートするよう更新し、 -2H 仕様を 表 1 と 表 1 に追加。 |
| GTM トランシーバー PLL/ロック タイムの適用 | GTM PAM4 の TDLOCK 値を更新。 |
| 表 2 | VICM 仕様を追加。LVPECL クロックをサポートするため、VIDIFF の最大値 (peak-to-peak) を 800 mV に変更。 |
| GTY および GTYP トランシーバーのパフォーマンス | Versal プライム デバイスと一致するよう 表 1 および 表 1 から -3H スピード ファイルを削除。 |
| GTY および GTYP トランシーバーのユーザー クロックのスイッチ特性 | GTY トランシーバー -2H 値を更新。 |
| 2023 年 11 月 8 日、バージョン 1.9 | |
| 全般的な更新 |
表 1 を更新:
スピード グレード、Production シリコンおよびソフトウェアのステータス、デバイスの Pin-to-Pin 出力パラメーターのガイドライン、デバイスの Pin-to-Pin 入力パラメーターのガイドライン、パッケージ パラメーターのガイドライン を更新。 |
| 推奨動作条件 | 注記 9 の PSIO 動作についての説明を更新。注記 10 を更新。 |
| 利用可能なスピード グレードおよび動作電圧 | 注記 4 を更新。 |
| DDR4 および LPDDR4/4X メモリ インターフェイス コントローラー | LPDDR4/4X XPIO バンク性能の値を明記。 |
| GTM トランシーバーのパフォーマンス | FGTMPAM42MAX および FGTMPAM44MAX は記載のデータ レートに該当しないため、注記から削除。 |
| GTM トランシーバーの基準クロックのスイッチ特性 | 注記 1 を追加。 |
| GTM トランシーバーのデジタル モニター クロック | 表を追加。 |
| GTY および GTYP トランシーバーの基準クロックのスイッチ特性 | 注記 1 を追加。 |
| GTY および GTYP トランシーバーのデジタル モニター クロック | 表を追加。 |
| 2023 年 9 月 8 日、バージョン 1.8 | |
| 全般的な更新 | 次を含めるよう 表 1 を更新。
スピード グレード、Production シリコンおよびソフトウェアのステータス、デバイスの Pin-to-Pin 出力パラメーターのガイドライン、デバイスの Pin-to-Pin 入力パラメーターのガイドライン、パッケージ パラメーターのガイドライン を更新。 |
| GTY および GTYP トランシーバーの電気的仕様への準拠性 | GTYP トランシーバーの PCIe サポートを明記。 |
| 2023 年 6 月 7 日、バージョン 1.7 | |
| 全般的な更新 | 次を含めるよう 表 1 を更新。
スピード グレード、Production シリコンおよびソフトウェアのステータス、デバイスの Pin-to-Pin 出力パラメーターのガイドライン、デバイスの Pin-to-Pin 入力パラメーターのガイドライン、パッケージ パラメーターのガイドライン を更新。 |
| 概要 | I および M 温度グレードが Versal プライム デバイス でサポートされることを明記。 |
| 推奨動作条件 | Tj を更新し、M 温度仕様を追加。 |
| 推奨動作条件下での DC 特性 | IL 仕様を追加。 |
| AC 電圧オーバーシュート/アンダーシュートの VIN 最大許容値 | -1MSM デバイスの記載を注記 3 と追記 4 に追加。 |
| 表 4 | 注記 1、2、3 を追加。 |
| 表 5 | 注記 2、4、6、8、10、12 を追加。 |
| PS ギガビッド イーサネット MAC コントローラー インターフェイス | FGEMTSUREFCLK に注記 2 を追加。 |
| GTM トランシーバーの DC 入力および出力レベル |
表 1 に VCMOUTDC を追加。DVPPOUT 出力幅を 1000100 に更新。 |
| GTY および GTYP トランシーバーの DC 入力および出力レベル | リモート RX が GND に終端されている場合の VCMOUTDC を削除し、注記 2 を追加。注記 3 を更新。 |
| 2023 年 3 月 28 日、バージョン 1.6 | |
| 全般的な更新 | 次を含めるよう 表 1 を更新。
スピード グレード、Production シリコンおよびソフトウェアのステータス、デバイスの Pin-to-Pin 出力パラメーターのガイドライン、デバイスの Pin-to-Pin 入力パラメーターのガイドライン、パッケージ パラメーターのガイドライン も更新。 |
| 絶対最大定格 | IDCIN_GTM_AVTT および IDCIN_GTM_GND の値を 12 mA から 16 mA に更新。 |
| 推奨動作条件 | -2LLI デバイスの VCCINT を更新し、注記 7 を追加。 |
| 利用可能なスピード グレードおよび動作電圧 | -2LLI デバイス コードを更新し、注記 5 を追加。 |
| CPM5 のあるデバイスは -2HSI または -2LLI スピード グレードをサポートしないため、VCC_CPM5 の値を更新。 | |
| 注記 1、2、および 3 を更新。 | |
| 電源要件 | PDM ツールの情報を追加するよう説明文を更新。 |
| スピード グレード | XQVM1102、XQVM1402、および XQVM1502 から -2MLI、-2LLI、-1MLI、-1LLI スピード グレードを削除。 |
| Production シリコンおよびソフトウェアのステータス | Production シリコンおよびソフトウェアのステータス に注記 5 を追加 |
| 低スタティック消費電力グレードをサポートしない XQ デバイスの列に N/A を追加。 | |
| デバイス ID | VM1102 および VM1502 の IDCODE を更新し、XQVM1402、XCVM2202、および XCVM2302 の IDCODE を追加。 |
| プロセッシング システムのパフォーマンス特性 | 表 1 と表 2 の注記を更新。 |
| PMC JTAG および SelectMAP | 表 1 の注記 1 を更新。 |
| PMC Quad-SPI コントローラー インターフェイス | Quad-SPI デバイスのクロック周波数がループバック無効で ≤37.5MHz で動作する場合の FQSPI_REFCLK 最大値を 150MHz から 300MHz に変更。 |
| ブロック RAM のスイッチ特性 | ブロックRAMの clock-to-out 遅延の仕様をさらに細かく指定するために、-2LLI の列を追加して「-2LSE、-2LLE」列に名前を変更。 |
| デバイスの Pin-to-Pin 出力パラメーターのガイドライン | -2LLI の列を追加し、「-2LSE、-2LLE」列に名前を変更。XCVM2302 および XCVM2902 の値を追加。 |
| デバイスの Pin-to-Pin 入力パラメーターのガイドライン | -2LLI の列を追加し、「-2LSE、-2LLE」列に名前を変更。XCVM2302 および XCVM2902 の値を追加。 |
| パッケージ パラメーターのガイドライン | XQVM1102 の値を更新し、XQVM1502、XCVM2302、および XCVM2902 の値を追加。 |
| GTM トランシーバーの DC 入力および出力レベル | 表 1 で、DVPPIN の PAM4 の最大仕様値を更新。表 3 を追加。 |
| GTM トランシーバーのパフォーマンス | 出力分周器について、測定された BER と利用可能な一部データ レートに関する注記を追加。 |
| GTM トランシーバー PLL/ロック タイムの適用 | TLOCK の条件を更新。 |
| GTM トランシーバーのトランスミッターおよびレシーバーのスイッチ特性 | PAM4 の 82.5Gb/s 正弦波ジッターの条件を削除。 |
| 表 2 | RXPPMTOL の条件と注記 2 を更新し、注記 1 を追加。 |
| GTY および GTYP トランシーバーの DC 入力および出力レベル | GTY および GTYP トランシーバーの DC 入力および出力レベル の VCMOUTDC および VCMOUTAC の式を更新。 |
| 表 3 の VOL、VOH、および VCMOUT の最小値/最大値を更新。 | |
| GTY および GTYP トランシーバーのパフォーマンス | 表 2 で、GTYP の最大ライン レートと LCPLL のライン レート範囲を更新。 |
| GTY および GTYP トランシーバーのユーザー クロックのスイッチ特性 | 一部のデータ幅条件で FTXIN と FRXIN の値を更新。 |
| 2022 年 8 月 2 日、バージョン 1.5 | |
| 全般的な更新 | 表 1 の更新、Vivado Design Suite 2022.1.1 v2.10 を使用した場合の一部のデバイス/スピード グレード/電圧のプロダクション リリースを含む (スピード グレード および Production シリコンおよびソフトウェアのステータス)。 |
| スピード グレード | プロダクションとしてリストされていた一部のデバイスの -2LLI (VCCINT = 0.70V) スピード ファイルが Evaluation に移行。このスピード ファイルは、ソフトウェア ツールで使用できません。 |
| 推奨動作条件下での DC 特性 | ICC_BATT の条件と値を更新。 |
| PMC の SD/SDIO コントローラー インターフェイス | TSDDCK および TSDCKD の最小値を追加し、TSDSDR12DCK の最小値を更新。 |
| PMC の eMMC コントローラー インターフェイス | TEMMEDCK および TEMMCCKD の最小値を追加。 |
| デバイスの Pin-to-Pin 出力パラメーターのガイドライン | XCVM1502 の値を更新し、XCVM1302、XCVM1402、および XCVM1802 に -2H の値を追加。 |
| デバイスの Pin-to-Pin 入力パラメーターのガイドライン | XCVM1502 の値を更新し、XCVM1302、XCVM1402、および XCVM1802 に -2H の値を追加。 |
| GTM トランシーバーのユーザー クロックのスイッチ特性 | 最大 58Gb/s のライン レートに一致するように表の値を更新。 |
| DMA および CCI (Cache Coherent Interconnect) を備えた PCIe 用統合ブロック (CPM) | 表 4、表 5、および表 6 の -1L (0.70V) デバイスでオーバードライブがサポートされないことを明確化。 |
| 2022 年 5 月 2 日、バージョン 1.4 | |
| 全般的な更新 | XQ デバイス (XQVM1102、XQVM1402、XQVM1502、および XQVM1802) を追加。 |
| 絶対最大定格 | VGTY_AVCC の最大値を 0.97V から 1.01V に変更。GT トランシーバーの VIN 仕様を更新し、電源オン/オフ時の VIN_DC および VIN_AC の値を追加。トランシーバーの基準クロックの絶対入力 AC および DC 電圧値を更新。重複していた IDCIN-FLOAT 値および注記を削除。注記 9 を削除。 |
| 利用可能なスピード グレードおよび動作電圧 | XQ デバイスの -1MSM スピード グレードを追加 (-1MP-m-S デバイス コード)。 |
| 電源要件 | 説明を更新。 |
| AC スイッチ特性 | 表 1 の更新、Vivado Design Suite 2022.1 v2.06 を使用する場合の一部のデバイス/スピード グレード/電圧のプロダクション リリースを含める (スピード グレード および Production シリコンおよびソフトウェアのステータス)。 |
| クロックおよびリセット | 表 1 に注記 2 を追加。 |
| PMC Octal-SPI コントローラー インターフェイス | 表 1 に値を追加し、注記 1 を更新。 |
| PMC の SD/SDIO コントローラー インターフェイス | 表 1 に値を追加し、注記 1 を更新。 |
| PMC の eMMC コントローラー インターフェイス | 表 1 に値、注記 3 と 4 を追加し、注記 1 を更新。 |
| DDR4 および LPDDR4/4X メモリ インターフェイス コントローラー | 表 1 に注記 7 を追加。 |
| GTM トランシーバーの仕様 | GTM トランシーバー仕様を追加。Versal プライム デバイスは GTM トランシーバーを搭載 ( 『Versal アーキテクチャおよび製品データシート: 概要』 (DS950) 参照)。 |
| GTY および GTYP トランシーバーのパフォーマンス | -2H 列を追加。一部 XC デバイスは -2HSI デバイスおよび -3SE デバイスで提供。 『Versal アーキテクチャおよび製品データシート: 概要』 (DS950) の スピードおよび温度グレード を参照。 |
| プログラマブル ロジックの PCIe 用統合ブロック | 表 2 を更新。 |
| 2022 年 1 月 6 日、バージョン 1.3 | |
| 概要 および全般的な更新。 | XCVM2202、XCVM2302 デバイスを追加し、XCVM2602 デバイスを削除。 |
| GTM トランシーバー、PCIe 5.0、および CPM5 の仕様それぞれを適宜追加。 | |
| 絶対最大定格 | 一部の HDIO および PSIO バンクにおける最小 VCCO 仕様を 3.465V から 3.63V に変更。 |
| VREF 仕様を追加。 | |
| TSOL ガイドラインを削除。パッケージ タイプ別の仕様は 『Versal アダプティブ SoC パッケージおよびピン配置アーキテクチャ マニュアル』 (AM013) を参照。 | |
| 推奨動作条件下での DC 特性 | HDIO、PSIO、および XPIO の 最大容量 を更新し、注記 2 を追加。 |
| 利用可能なスピード グレードおよび動作電圧 | Vivado デザイン ツールのデバイス コード 列を追加。 |
| AC スイッチ特性 | XCVM1802 の場合は Vivado Design Suite 2021.2.1 v2.05 に、XCVM1302, XCVM1402 の場合は v1.02 に更新。 |
| Evaluation 製品仕様 の説明を更新。 | |
| スピード グレード | デバイス別のスピード仕様を更新。 |
| Production シリコンおよびソフトウェアのステータス | XCVM1802 の Production リリース バージョンを Vivado Design Suite 2021.2.1 v2.05 に更新し、注記 4 を追加。 |
| PS USB コントローラー インターフェイス | TULPICKD 入力ホールド タイムを 0 から 0.5ns (500ps) に更新。 |
| 表 4 | -2L および -1L スピード グレードでの RLDRAM3 の最大パフォーマンスに関して注記 4 を追加。 |
| デバイスの Pin-to-Pin 出力パラメーターのガイドライン | Vivado Design Suite 2021.2.1 v2.05 の XCVM1802 スピード仕様値を更新し、XCVM1302 および XCVM1402 の Vivado Design Suite 2021.2.1 v1.02 値を追加。 |
| デバイスの Pin-to-Pin 入力パラメーターのガイドライン | Vivado Design Suite 2021.2.1 v2.05 の XCVM1802 スピード仕様値を更新し、XCVM1302 および XCVM1402 の Vivado Design Suite 2021.2.1 v1.02 値を追加。 |
| パッケージ パラメーターのガイドライン | XCVM1302 および XCVM1402 値を一部追加。 |
| 2021 年 7 月 1 日 バージョン 1.2 | |
| 推奨動作条件 | 注記 10 を追加。 |
| AC スイッチ特性 | スピード ファイル バージョンを Vivado Design Suite 2021.1 v2.01 に更新。 |
| スピード グレード | XCVM1802 の次のスピード グレードを Production へ移行。
|
| Production シリコンおよびソフトウェアのステータス | 次のスピード グレードのソフトウェア ステータスを Vivado Design Suite 2021.1 v2.01 に更新。
|
| プロセッシング システムのパフォーマンス特性 | -3/-2 (0.88V (H)) スピード グレードの FRPUMAX を更新 (表 1) |
| 表 2 に FPLATB_CLK を追加。 | |
| PS CAN FD コントローラー インターフェイス | 注記 2 を追加。 |
| PS トレース インターフェイス | 注記 2 を更新し、4 を追加。 |
| プログラマブル ロジックのパフォーマンス特性 | -2/-1 (0.80V (M) および 0.70V (L)) スピード グレードの 表 3 を更新。 |
表 4 について説明します。
|
|
| アクセラレータ RAM のスイッチ特性 | VM1102 デバイスでアクセラレータ RAM が利用可能となったため、セクションを追加。 |
| デバイスの Pin-to-Pin 出力パラメーターのガイドライン | TICKOFMMCM 値を Vivado Design Suite 2021.1 スピード仕様に合わせて更新。 |
| デバイスの Pin-to-Pin 入力パラメーターのガイドライン | セットアップおよびホールド値を Vivado Design Suite 2021.1 スピード仕様に合わせて更新。 |
| DDR4 および LPDDR4/4X メモリ インターフェイス コントローラー | 表 1 に注記 1 を追加し、5 を更新。 |
| GTY および GTYP トランシーバーのコンフィギュレーション インターフェイス ポートのスイッチ特性 | 表 1 の最大 GTYAPB3CLK 周波数を更新。 |
| GTY および GTYP トランシーバーのユーザー クロックのスイッチ特性 | 表 2 の値を更新。 |
| 2021 年 4 月 14 日 バージョン 1.1 | |
| 全般的な更新 | GTYP トランシーバー仕様を追加。 |
| 概要 | VCC_PMC オーバードライブのサポートを追加。 |
| 表 1 | 注記を更新。 |
| 表 1 | 最大 VCCBATT を変更。FCFU_REFCLK に CFU の最小基準クロック周波数を追加。VCC_PMC にオーバードライブ条件を追加。注記 2、3、4、9、13 を追加。注記 16 を更新。 |
| 利用可能なスピード グレードおよび動作電圧 | 表に標準ドライブ モードとオーバードライブ モードの列を追加。注記 4 を追加。 |
| 表 1 | 表を追加。 |
| AC 電圧オーバーシュート/アンダーシュートの VIN 最大許容値 | 表 2 に注記 3 を追加。 |
| 表 3 | LVSTL06_12 および LVSTL_11 の VIL 最大値と VIH 最小値を更新。 |
| 表 8 | LVSTL_11 (VOH = 33) を削除。注記 2 を追加。 |
| 表 9 | LVSTL_11 (VOH = 33) を削除。 |
| LVDS DC 仕様 (LVDS15) | VICM_AC および注記 5 を追加。 |
| AC スイッチ特性 | Engineering Sample、Pre-production、および Production 製品仕様のスピード ファイル バージョンと定義を更新。 |
| スピード グレード | XCVM1802 の次のスピード グレードを Production へ移行。
|
| Production シリコンおよびソフトウェアのステータス | XCVM1802 を Vivado Design Suite 2020.3 v2.00 で Production リリースに更新。 |
| デバイス ID | XCVM1802 の IDCODE を更新し、表のフィールドを説明した注記を追加。 |
| プロセッシング システムのパフォーマンス特性 | 表 1 を更新。 |
| 表 2 に FPSFCIDMA_CLK および注記 3 を追加。 | |
| クロックおよびリセット | TMODEPOR、および TPORMODE を 表 3 に追加。 |
| 表 4 に FFPD_LSBUS_CLK および注記 4 を追加。 | |
| 表 5 に FRPLL_TO_XPD_CLK、FLPD_LSBUS_CLK、FTS_REFCLK、FPSM_REFCLK、FDBG_LPD_CLK、FUSB_REFCLK、FDBG_TS_CLK、および注記 1、5、7、11 を追加。 | |
| 表 6 で、IRO の許容範囲を更新。 | |
| 表 7 に、FEFUSE_REFCLK、FSMON_REFCLK、FNPI_REFCLK、FPPLL_TO_XPD_CLK、FNPLL_TO_XPD_CLK、FLSBUS_REFCLK、FAXI_TO_REFCLK、FUSB_SREFCLK、および FHSM0_REFCLK を追加。FPL0_REFCLK、FPL1_REFCLK、FPL2_REFCLK、および FPL3_REFCLK の -3 の仕様値を変更。注記 1 と 4 を更新。 | |
| 表 8 に注記 1 を追加。 | |
| PMC JTAG および SelectMAP | 表 1 と 表 2 を大幅に更新。 |
| PMC Quad-SPI コントローラー インターフェイス | 表を大幅に変更。注記 1 を更新し、注記 2 と 5 を追加。 |
| PMC Octal-SPI コントローラー インターフェイス | 「負荷の条件」の列を削除。注記 1 を更新。 |
| PS USB コントローラー インターフェイス | TULPIDCK、TULPICKD、および TULPICKO を追加。 |
| PS ギガビッド イーサネット MAC コントローラー インターフェイス | FGEMTSUREFCLK を追加。 |
| PS トレース インターフェイス | FTCECLK および注記 3 を更新。 |
| ネットワーク オン チップのスイッチ特性 | 表のパフォーマンス値を更新。 |
| プログラマブル ロジックのパフォーマンス特性 | 表 1 の値を更新。表 2 の値を更新し、注記 3 と 4 を追加。表 3 の値を更新。表 4 の値を更新し、注記 4、マルチ バンク インターフェイスの最大パフォーマンスの記載を追加。表「LVDS ネイティブ モードの 1000BASE-X のサポート」を削除。 |
| ブロック RAM のスイッチ特性 | TRCKO_DO および TRCKO_DO_REG を更新。 |
| 入力/出力遅延のスイッチ特性 | TIOL_IDELAY_RESOLUTION を追加。 |
| MMCM スイッチ特性 | TDESKEWMISMATCH_MMCM の削除を含め、表と注記を全面的に更新。 |
| DPLL スイッチ特性 | TDESKEWMISMATCH_DPLL の削除を含め、表と注記を全面的に更新。 |
| XPLL のスイッチ特性 | TDESKEWMISMATCH_XPLL の削除を含め、表と注記を全面的に更新。 |
| デバイスの Pin-to-Pin 出力パラメーターのガイドライン | Vivado Design Suite 2020.3 v2.00 の XCVM1802 パラメーターを更新。 |
| デバイスの Pin-to-Pin 入力パラメーターのガイドライン | Vivado Design Suite 2020.3 v2.00 の XCVM1802 パラメーターを更新。 |
| パッケージ パラメーターのガイドライン | Vivado Design Suite 2020.3 v2.00 の XCVM1802 パッケージ スキューを更新。 |
| DDR4 および LPDDR4/4X メモリ インターフェイス コントローラー | 注記 2 と 3 を追加。注記 6 を更新。 |
| GTY および GTYP トランシーバーの DC 入力および出力レベル | 表 1 の VIN を更新。表 3 の仕様を更新。 |
| GTY および GTYP トランシーバーのパフォーマンス | FGTYLRANGE の値を更新。 |
| GTY および GTYP トランシーバー PLL/ロック時間の適用 | TLOCK に条件を追加。 |
| GTY および GTYP トランシーバーのトランスミッターおよびレシーバーのスイッチ特性 | トランスミッター と レシーバー の表の古い内容を削除し、シンボル、条件、および値を更新。 |
| GTY および GTYP トランシーバーの電気的仕様への準拠性 | 表を追加。 |
| PMC Quad-SPI コントローラー インターフェイス | 表に負荷に関する情報を追加。 |
| MRMAC 用統合ブロック | タイトルを変更し、仕様値を追加。 |
| プログラマブル ロジックの PCIe 用統合ブロック | 表 1 を追加。 |
| 2020 年 7 月 16 日、バージョン 1.0 | |
| 初版。 | N/A |