DPLL スイッチ特性

Versal AI コア シリーズ データシート: DC 特性および AC スイッチ特性 (DS957)

Document ID
DS957
Release Date
2024-02-29
Revision
1.8 日本語
表 1. DPLL のスイッチ特性
シンボル 説明 1 スピード グレードおよび動作電圧 (VCC_RAM) 別の機能の性能 2 単位
0.88V (H) 0.80V (M) 0.80V (L) 2
-2 -2 -1 -2 -1
FINMAX_DPLL 最大入力クロック周波数 3 1150 1070 984 800 680 MHz
FINMIN _DPLL 最小入力クロック周波数 50 50 50 50 50 MHz
FINJITTER _DPLL 最大入力クロック ジッター 4 クロック入力周期の 20% 以内または最大 1 ns
FINDUTY_DPLL 入力デューティ サイクル範囲: 50 ~ 399 MHz 35–65 %
入力デューティ サイクル範囲: 400 ~ 499 MHz 40–60 %
入力デューティサイクル範囲: >500MHz 45–55 %
FPSCLKMAX_DPLL 最大可変位相シフト クロック周波数 500 500 450 500 450 MHz
FPSCLKMIN_DPLL 最小可変位相シフト クロック周波数 0.01 0.01 0.01 0.01 0.01 MHz
FDCOMAX_DPLL 最大 DPLL DCO 周波数 4000 4000 4000 4000 4000 MHz
FDCOMIN_DPLL 最小 DPLL DCO 周波数 2000 2000 2000 2000 2000 MHz
FBANDWIDTH_DPLL 標準 DPLL 帯域幅 5 1.00 1.00 1.00 1.00 1.00 MHz
TSTATPHAOFFSET_DPLL DPLL 出力のスタティック位相オフセット 6 0.12 0.12 0.12 0.12 0.12 ns
TOUTJITTER_DPLL DPLL 出力ジッター 注記 7
TOUTDUTY_DPLL DPLL 出力クロックのデューティ サイクル精度 8 0.20 0.20 0.20 0.20 0.20 ns
TLOCKMAX_DPLL DPLL 最大ロック時間 (スキュー調整モード以外) 注記 9
TLOCKDESKEWMAX_DPLL DPLL 最大ロック時間 (スキュー調整モード) 10 注記 11
FOUTMAX_DPLL DPLL 最大出力クロック周波数 3 1150 1070 984 800 680 MHz
FOUTMIN_DPLL DPLL 最小出力クロック周波数 5 5 5 5 5 MHz
TPWRDWNMINPULSE_DPLL 最小パワーダウン パルス幅 5.00 5.00 5.00 5.00 5.00 ns
FTDCMAX_DPLL タイム - デジタル コンバーターでの最大周波数 200 200 200 200 200 MHz
FTDCMIN_DPLL タイム - デジタル コンバーターでの最小周波数 50 50 50 50 50 MHz
TDESKEWTAPDELAY_DPLL PD ベースのスキュー調整法でのプログラマブル遅延の標準タップ遅延値 10 注記 12
  1. VC1902 および VC1802 デバイスでは、HDIO バンクの DPLL (DPLL_X3Y7 および DPLL_X12Y7 サイト) はサポートされません。このため、これらのデバイスでは HDIO で DPLL の ZHOLD モードはサポートされません。
  2. DPLL は VCC_RAM 電源によって電源供給されます。ただし、HDIO バンクの DPLL は VCCINT 電源によって電源供給されます。VCC_RAM 電源は、低 (L) 電圧動作時に 0.80V で動作します (表 1 参照)。
  3. 最大入力および出力クロック周波数は、グローバル クロック バッファーによって制限されます。表 1 を参照してください。
  4. CLKIN ジッターは、デジタル補正での CLKIN_DESKEW および CLKFB_DESKEW にも適用されます。CLKFBIN はアナログ補正にのみ適用されます。このパラメーターは、DPLL の機能に関連するものです。~1 MHz を超える入力ジッターは、DPLL のフィルタリング プロパティによって低減されます。低減の度合いは、Vivado のタイミング レポートを参照してください。
  5. DPLL では通常の拡散スペクトラム入力クロックがフィルターされません。これは、通常これらの入力クロックが帯域幅フィルターの周波数よりもはるかに低いためです。
  6. スタティック オフセットは、同一の位相を持つ任意の DPLL 出力間で計測されています。
  7. このパラメーターの値は、Vivado のタイミング サマリ (クロックの不確定性の式) から取得できます。
  8. グローバル クロック バッファーを含みます。
  9. スキュー調整モード以外の最大ロック時間は次の式から求められます。スキュー調整モード以外のロック時間 (ms) = 153.6 × DIVCLK_DIVIDE / (CLKIN_FREQUENCY (MHz))。
  10. VC1902 および VC1802 デバイスでは、DPLL のスキュー調整機能はサポートされません。
  11. スキュー調整モードの最大ロック時間は次の式から求められます。スキュー調整モードのロック時間 (ms) = (0.208 x (VCO_frequency (MHz)) / (CLKIN_DESKEW_frequency (MHz))2) + (注記 9 からのスキュー調整モード以外の最大ロック時間 (ms))。
  12. このパラメーターの値は、補正遅延の計算に含まれます。