LVDS DC 仕様 (LVDS15)

Versal AI コア シリーズ データシート: DC 特性および AC スイッチ特性 (DS957)

Document ID
DS957
Release Date
2024-02-29
Revision
1.8 日本語

LVDS15 規格は XPIO バンクでのみ使用可能です。詳細は、 『Versal アダプティブ SoC SelectIO リソース アーキテクチャ マニュアル』 (AM010) を参照してください。

表 1. LVDS15 DC 仕様
シンボル DC パラメーター 条件 最小 標準 最大 単位
VCCO 1 電源電圧 1.425 1.500 1.575 V
VODIFF 2 差動出力電圧:

(Q – Q)、Q = High

(Q – Q)、Q = High

Q 信号と Q 信号間で RT = 100Ω 247 350 454 mV
VOCM 2 出力同相電圧 Q 信号と Q 信号間で RT = 100Ω 1.000 1.20 1.320 V
VIDIFF 3 差動入力電圧:

(Q – Q)、Q = High

(Q – Q)、Q = High

100 350 600 3 mV
VICM_DC 4 入力同相電圧 (DC カップリング) 0.300 1.200 1.320 V
VICM_AC 5 入力同相電圧 (AC カップリング) 200 330 mV
  1. XPIO バンクでは、LVDS15 を入力専用で使用している場合、内部差動終端を使用していない限り、VCCO が指定されたレベルとは異なるバンクにこれを配置できます。この場合、入力ピンの電圧レベルが「推奨動作条件」 (表 1) に記載されている VIN I/O ピン電圧値から外れないよう VCCO を選択する必要があります。
  2. VOCM と VODIFF の値は LVDS_PRE_EMPHASIS = FALSE の場合のものです。
  3. VIDIFF の最大値は VICM 仕様の最大値に対して指定されています。推奨動作条件および VIN のオーバーシュート/アンダーシュート仕様を満たしている場合に限り、より低い VICM に対してより高い VDIFF が許容されます。
  4. DC カップルされた構成の場合の入力同相電圧です。EQUALIZATION = EQ_NONE (デフォルト) です。
  5. EQUALIZATION を有効にした場合の、外部バイアスおよび外部差動終端との AC カップリングです。EQUALIZATION = EQ_LEVEL0、EQ_LEVEL1、EQ_LEVEL2、EQ_LEVEL3、または EQ_LEVEL4 (EQ_NONE 以外の任意の設定) です。