50MHz ~ 最大 200MHz の DDR で動作する Octal-SPI デバイスのクロック周波数。 |
FOSPI_CLK
|
Octal-SPI デバイスのクロック周波数 |
50 |
200
1
|
MHz |
FOSPI_REFCLK
|
Octal-SPI の基準クロック周波数 |
= FOSPI_CLK
2
|
MHz |
TOSPI200IVW
|
入力有効データ ウィンドウ |
0.5 |
– |
UI |
TOSPICKO
|
Clock-to-Output 遅延、全出力 |
0.6 |
1.9 |
ns |
TOSPICSCLK
|
チップ セレクトのアサートから次のクロック エッジ |
3.375 |
– |
ns |
TOSPICLKCS
|
クロック エッジからチップ セレクトのディアサート |
3.375 |
– |
ns |
TOSPIDCCLK
|
Octal-SPI クロックのデューティ サイクル |
45 |
55 |
% |
50MHz ~ 166MHz の SDR で動作する Octal-SPI デバイスのクロック周波数。 |
FOSPI_CLK
|
Octal-SPI デバイスのクロック周波数 |
50 |
166 |
MHz |
FOSPI_REFCLK
|
Octal-SPI の基準クロック周波数 |
= FOSPI_CLK
2
|
MHz |
TOSPI166IVW
|
入力有効データ ウィンドウ |
0.4 |
– |
UI |
TOSPICKO
|
Clock-to-Output 遅延、全出力 |
1.8 |
3.9 |
ns |
TOSPICSCLK
|
チップ セレクトのアサートから次のクロック エッジ |
3.375 |
– |
ns |
TOSPICLKCS
|
クロック エッジからチップ セレクトのディアサート |
3.375 |
– |
ns |
TOSPIDCCLK
|
Octal-SPI クロックのデューティ サイクル |
45 |
55 |
% |
50MHz を超える SDR で動作する Octal-SPI デバイスのクロック周波数。 |
FOSPI_CLK
|
Octal-SPI デバイスのクロック周波数 |
– |
50 |
MHz |
FOSPI_REFCLK
|
Octal-SPI の基準クロック周波数 |
4 × FOSPI_CLK
|
200 |
MHz |
TOSPIDCK
|
セットアップ タイム、全入力 |
11 |
– |
ns |
TOSPICKD
|
ホールド タイム、全入力 |
1.0 |
– |
ns |
TOSPICKO
|
Clock-to-Output 遅延、全出力 |
2.0 |
18 |
ns |
TOSPICSCLK
|
チップ セレクトのアサートから次のクロック エッジ |
3.375 |
– |
ns |
TOSPICLKCS
|
クロック エッジからチップ セレクトのディアサート |
3.375 |
– |
ns |
TOSPIDCCLK
|
Octal-SPI クロックのデューティ サイクル |
45 |
55 |
% |
- Octal-SPI インターフェイスでは、12mA 駆動電流、Fast スルー レート、12pF 負荷をテスト条件としています。Octal-SPI デバイスの最大クロック周波数は、20pF 負荷の場合は 166MHz、40pF 負荷の場合は 100MHz です。
- Octal-SPI デバイスのクロック周波数が 50MHz 以上の場合、Octal-SPI 基準クロック周波数は FOSPI_CLK と同じ値に設定する必要があります。
|