PMC の SD/SDIO コントローラー インターフェイス

Versal AI コア シリーズ データシート: DC 特性および AC スイッチ特性 (DS957)

Document ID
DS957
Release Date
2024-02-29
Revision
1.8 日本語
表 1. SD/SDIO インターフェイス
シンボル 説明 1 最小 最大 単位
FSD_REFCLK SD の基準クロック周波数 200 MHz
FSDDLL_REFCLK DLL の SD の基準クロック周波数 1200 MHz
デフォルト スピード モードの SD/SDIO インターフェイス
FSDS_CLK 2 標準モードの SD デバイス クロック周波数 20 MHz
FSDID_CLK 識別モードのクロック周波数 400 kHz
TSDDC_CLK 標準モードの SD デバイスのクロック デューティ サイクル 45 55 %
TSDCKO Clock-to-Output 遅延、全出力 -2.0 4.5 ns
TSDDCK 入力セットアップ タイム、全入力 2.0 ns
TSDCKD 入力ホールド タイム、全入力 2.0 ns
高速モードの SD/SDIO インターフェイス
FSDHS_CLK 高速モードの SD デバイスのクロック周波数 25 50 MHz
TSDHSDC_CLK 高速モードの SD デバイスのクロック デューティ サイクル 45 55 %
TSDHSCKO Clock-to-Output 遅延、全出力 2.2 13.8 ns
TSDHSDIVW 入力有効データ ウィンドウ 0.4 UI
SDR12 モードの SD/SDIO インターフェイス
FSDSDR12_CLK 2 SDR12 モードの SD デバイスのクロック周波数 25 MHz
TDCSDSDR12_CLK SDR12 モードの SD デバイスのクロック デューティ サイクル 30 70 %
TSDSDR12CKO Clock-to-Output 遅延、全出力 1.0 36.8 ns
TSDSDR12DCK 入力セットアップ タイム、全入力 10.0 ns
TSDSDR12CKD 入力ホールド タイム、全入力 1.5 ns
SDR25/SDR50 モードの SD/SDIO インターフェイス
FSDSDR_CLK SDR25 デバイスのクロック周波数 25 50 MHz
SDR50 デバイスのクロック周波数 25 100 MHz
TSDSDRDC_CLK SDR50/SDR25 モードの SD デバイスのクロック デューティ サイクル 30 70 %
TSDSDRCKO Clock-to-Output 遅延、全出力 1.0 6.8 ns
TSDDDRCKD 入力有効データ ウィンドウ 0.4 UI
SD/SDIO インターフェイス SDR104 モード
FSDSDR104_CLK SDR104 デバイスのクロック周波数 25 200 MHz
TDCSDSDR104_CLK SDR104 モードの SD デバイスのクロック デューティ サイクル 30 70 %
TSDSDR104CKO Clock-to-Output 遅延、全出力 1.0 3.2 ns
TSDSDR104CKD 入力有効データ ウィンドウ 0.5 UI
SD/SDIO インターフェイス DDR50 モード
FSDDDR_CLK DDR50 モードの SD デバイスのクロック周波数 25 50 MHz
TDCSDDDR_CLK DDR50 モードの SD デバイスのクロック デューティ サイクル 45 55 %
TSDDDRCKO clock-to-output 遅延、データ 1.0 6.8 ns
TSDDDRDCK 入力有効データ ウィンドウ 0.5 UI
TSDDDRCKD 入力セットアップ タイム、コマンド 4.7 ns
TSDDDRIDCLK 入力ホールド タイム、コマンド 1.5 ns
TSDDDRCLK clock-to-output 遅延、コマンド 1.0 13.8 ns
  1. SD/SDIO モードでは、12mA 駆動電流、Fast スルー レート、15pF 負荷をテスト条件設定としています。OTAP 遅延 (OTAP_DLY[5:0] ) は、SD 高速モード = 0x04、SD SDR25/50 モード = 0x03、SD SDR104 モード = 0x02、SD DDR50 モード = 0x03 をテスト条件設定としています。
  2. EMIO は、デフォルト スピード モードおよび SDR12 モードの SD でサポートされています。